دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: Pap/Dskt
نویسندگان: Analog Devices. Amy Mar
سری:
ناشر: Prentice Hall
سال نشر: 1992
تعداد صفحات: 666
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 3 مگابایت
در صورت تبدیل فایل کتاب Digital Signal Processing Applications Using the ADSP 2100 Family, Volume II به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب برنامه های پردازش سیگنال دیجیتال با استفاده از ADSP 2100 Family، Volume II نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این مرجع برای خانواده ADSP-2100 مجموعه ای معماری و سازگار با کد از ریزپردازنده های 16 بیتی DSP نقطه ثابت است که سطوح مختلفی از یکپارچگی ویژگی ها را ارائه می دهد. این محاسبات محاسباتی سریع و قابل انعطاف را برای همه محاسبات ارائه میکند، از جمله دامنه انباشت چند برابری، دامنه دینامیکی گسترده در محاسبات برای به حداقل رساندن مقیاسبندی، ترانکاسیون و لغزش، توالی برنامهها با حلقه سربار صفر، تولید آدرس دادههای دوگانه با بافر دایرهای و آدرسدهی معکوس بیتی. و معماری هاروارد سه شینه ای که امکان واکشی تک چرخه دستورات و دو مقدار داده را فراهم می کند.
This reference for the ADSP-2100 family is an architectural and code-compatible set of 16-bit fixed-point DSP microprocessors that offer varying levels of feature integration. It offers fast, flexible arithmetic for all computations including the multiply-accumulate, extended dynamic range in computations to minimize scaling, trunkation, and slipping, program sequencing with zero-overhead looping, dual data address generation with circular buffering and bit-reversed addressing, and three-bus Harvard architecture enabling single-cycle fetch of both instruction and two data values.