دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Designing Network On-Chip Architectures in the Nanoscale Era
دانلود کتاب طراحی معماری شبکه روی تراشه در عصر نانو
مشخصات کتاب
Designing Network On-Chip Architectures in the Nanoscale Era
ویرایش: 1 نویسندگان: Jose Flich (Editor), Davide Bertozzi (Editor) سری: ISBN (شابک) : 9781439837108, 9780367383145 ناشر: Chapman and Hall/CRC سال نشر: 2010 تعداد صفحات: 515 زبان: فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 10 مگابایت
قیمت کتاب (تومان) : 49,000
کلمات کلیدی مربوط به کتاب طراحی معماری شبکه روی تراشه در عصر نانو: علوم کامپیوتر، مهندسی کامپیوتر، سیستمها و معماری کامپیوتر، مهندسی و فناوری، مهندسی برق و الکترونیک، مدارها و دستگاهها، الکترونیک، میکروالکترونیک
در صورت تبدیل فایل کتاب Designing Network On-Chip Architectures in the Nanoscale Era به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی معماری شبکه روی تراشه در عصر نانو نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی معماری شبکه روی تراشه در عصر نانو
فراتر از ایدههای تحقیقاتی مجزا و تجربیات طراحی، طراحی معماریهای روی تراشه شبکه در عصر نانو مبانی و روشهای طراحی فناوری شبکه روی تراشه (NoC) را پوشش میدهد. مشارکت کنندگان از درس های آموخته شده خود استفاده می کنند تا راهنمایی های عملی قوی در مورد مسائل مختلف طراحی ارائه دهند. با بررسی فرآیند طراحی شبکه، بخش اول کتاب بر جنبههای اساسی معماری و طراحی سوئیچ، انتخاب توپولوژی و اجرای مسیریابی تمرکز دارد. در بخش دوم، مشارکت کنندگان تجربیات خود را در این صنعت مورد بحث قرار می دهند و نقشه راه محصولات اخیر را ارائه می دهند. آنها خانواده TILE از پردازندههای چند هستهای Tilera، محصولات جدید و نمونههای اولیه تحقیقاتی اینتل و شبکه عملوند TRIPS (OPN) را توصیف میکنند. بخش آخر راه حل های پیشرفته ای را برای مسائل مربوط به سخت افزار نشان می دهد و نحوه پیاده سازی موثر مدل برنامه نویسی در رابط شبکه را توضیح می دهد. در پیوست، جزئیات ریزمعماری دو معماری سوئیچ که سیستم روی تراشههای چند پردازنده (MPSoCs) و چند پردازندههای تراشه (CMPs) را هدف قرار میدهند، میتوانند به عنوان یک پلتفرم آزمایشی برای اجرای آزمایشها استفاده شوند. این جلد که پلهای برای تکامل معماریهای تراشههای آینده است، راهنمای نحوهی طراحی را برای طراحان NoCهای فعلی و همچنین طراحان درگیر با پلتفرمهای محاسباتی 2015 ارائه میکند. این به طور منسجمی مسائل طراحی اساسی، پارادایمها و تکنیکهای طراحی جایگزین، و معاوضههای اصلی طراحی را گرد هم میآورد - به طور مداوم بر موضوعات مرتبط با طراحان NoC در دنیای واقعی تمرکز میکند.
توضیحاتی درمورد کتاب به خارجی
Going beyond isolated research ideas and design experiences, Designing Network On-Chip Architectures in the Nanoscale Era covers the foundations and design methods of network on-chip (NoC) technology. The contributors draw on their own lessons learned to provide strong practical guidance on various design issues. Exploring the design process of the network, the first part of the book focuses on basic aspects of switch architecture and design, topology selection, and routing implementation. In the second part, contributors discuss their experiences in the industry, offering a roadmap to recent products. They describe Tilera’s TILE family of multicore processors, novel Intel products and research prototypes, and the TRIPS operand network (OPN). The last part reveals state-of-the-art solutions to hardware-related issues and explains how to efficiently implement the programming model at the network interface. In the appendix, the microarchitectural details of two switch architectures targeting multiprocessor system-on-chips (MPSoCs) and chip multiprocessors (CMPs) can be used as an experimental platform for running tests. A stepping stone to the evolution of future chip architectures, this volume provides a how-to guide for designers of current NoCs as well as designers involved with 2015 computing platforms. It cohesively brings together fundamental design issues, alternative design paradigms and techniques, and the main design tradeoffs—consistently focusing on topics most pertinent to real-world NoC designers.
فهرست مطالب
Content: Introduction to network architectures / José Duato --
Switch architecture / Giorgos Dimitrakopoulos and Davide Bertozzi / Logic-level implementation of basic switch components / Giogios Dimitrakopoulos --
Topology exporation / Franciso Gilabert ... [et al.] --
Routing algorithms and mechanisms / José Flich ... [et al.] --
The synchronization challenge / Davide Bertozzi ... [et al.] --
Networks of the tilera multicore processor / David Wentzlaff ... [et al.] --
On-chip interconnect trade-offs for tera-scale many-core processors / Mani Azimi ... [et al.] --
The TRIPS OPN: a processor integrated NoC for operand bypass / Paul V. Gratz and Stephen W. Keckler --
Network interface design for explicit communication in chip multiprocessors / Stamatis Kavadia, Manolis Katevenis and Dionisios Pnevmatikatos --
Three-dimensional on-chip interconnect architectures / Soumya Eachempati ... [et al.] --
Congestion management and process variation / José Flich ... [et al.] --
Appendix: Switch models / Davide Bertozzi ... [et al.].
Abstract:Paving the way for the use of network on-chip architectures in 2015 platforms, this book presents the industrial requirements for such long-term platforms as well as the main research findings for technology-aware architecture design. Each chapter deals with a specific key architecture design, including fault tolerant design. Read more...
نظرات کاربران
کتاب های تصادفی
تمامی حقوق معنوی و مادی وبسایت متعلق به اینترنشنال لایبرری می باشد
