دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Marcello Coppola, Miltos D. Grammatikakis, Riccardo Locatelli, Giuseppe Maruccia, Lorenzo Pieralisi سری: ISBN (شابک) : 1420044710, 9781420044720 ناشر: CRC Press سال نشر: 2008 تعداد صفحات: 293 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 6 مگابایت
در صورت تبدیل فایل کتاب Design of Cost-Efficient Interconnect Processing Units: Spidergon STNoC (System-on-Chip Design and Technologies) به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی واحدهای پردازش متقابل مقرون به صرفه: Spidergon STNoC (طراحی و فناوریهای سیستم روی تراشه) نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
راه حل های طراحی ساده به طور خاص برای حل مشکلات معماری شبکه روی تراشه (NoC) حیاتی و طراحی مربوط به ساختار، عملکرد و مدولار بودن، مهندسان عموماً به راهنمایی از منابع فراوان در مورد شبکه های اتصال در سطح سیستم که درک بهتری دارند تکیه می کنند. با این حال، شبکههای روی تراشه چندین چالش متمایز را ارائه میکنند که نیازمند راهحلهای جدید و تخصصی هستند که در تکنیکهای آزمایش شده و واقعی سطح سیستم یافت نمیشوند. تجزیه و تحلیل متوازن معماری NoC به عنوان اولین شرح مفصل از معماری تجاری Spidergon STNoC، طراحی واحدهای پردازش اتصال مقرون به صرفه: Spidergon STNoC تکنولوژی بسیار مورد توجه و کاهش هزینه را بررسی می کند که قرار است جایگزین معماری های اتوبوس مشترک شناخته شده شود، مانند به عنوان STBus، برای برنامه های کاربردی سیستم روی تراشه چند پردازنده (SoC). نویسندگان با استفاده از ساختاری متعادل و منظم، روشهای آموزشی ساده، تصاویر متعدد و مثالهای قابل فهم توضیح میدهند: چگونه فناوری SoC و NoC کار میکند، چرا توسعهدهندگان آن را به روشی طراحی کردند که روش طراحی در سطح سیستم را انجام دادند و ابزارهای مورد استفاده برای پیکربندی Spidergon STNoC تفاوت در ساختار هزینه بین NoCها و شبکه های سطح سیستم از متخصصان علوم کامپیوتر، مهندسی برق و سایر زمینه های مرتبط تا فروشندگان نیمه هادی ها و سرمایه گذاران - همه خوانندگان از رفتار دایره المعارفی اطلاعات پس زمینه NoC قدردانی خواهند کرد. از CMP تا اصول اولیه شبکه های اتصال. این متن روششناسی و ابزارهای نوآورانه طراحی در سطح سیستم را برای اکتشاف فضای طراحی کارآمد و انتخاب توپولوژی معرفی میکند. همچنین مجموعهای از موضوعات کلیدی MPSoC و NoC نظری و عملی، مانند جلوههای زیر میکرون عمیق تکنولوژیکی، معماریهای پردازشگر همگن و ناهمگن، SoC چند هستهای، واحدهای پردازش متصل، اجزای NoC عمومی، و تعبیههای الگوهای ارتباطی رایج را ارائه میکند. زرادخانه ای از ابزارهای یادگیری عملی در اختیار شما این کتاب دارای یک CD-ROM رایگان برای آموزش عملی در مورد مدل سازی NoC و کاوش فضای طراحی است. این محیط برنده جوایز شبکه ارتباطات روی تراشه مبتنی بر سیستم C (OCCN) را شامل می شود، تنها چارچوب شبکه منبع باز مدل سازی و شبیه سازی در حال حاضر موجود است. این متن ضروری با مروری جامع و منسجم از وضعیت هنر - و روندهای آینده - طراحی NoC، میتواند به خوانندگان کمک کند تا از ارزش دنیای گسترده و همیشه در حال تغییر فناوری شبکه روی تراشه استفاده کنند.
Streamlined Design Solutions Specifically for NoCTo solve critical network-on-chip (NoC) architecture and design problems related to structure, performance and modularity, engineers generally rely on guidance from the abundance of literature about better-understood system-level interconnection networks. However, on-chip networks present several distinct challenges that require novel and specialized solutions not found in the tried-and-true system-level techniques. A Balanced Analysis of NoC ArchitectureAs the first detailed description of the commercial Spidergon STNoC architecture, Design of Cost-Efficient Interconnect Processing Units: Spidergon STNoC examines the highly regarded, cost-cutting technology that is set to replace well-known shared bus architectures, such as STBus, for demanding multiprocessor system-on-chip (SoC) applications. Employing a balanced, well-organized structure, simple teaching methods, numerous illustrations, and easy-to-understand examples, the authors explain: how the SoC and NoC technology works why developers designed it the way they did the system-level design methodology and tools used to configure the Spidergon STNoC architecture differences in cost structure between NoCs and system-level networks From professionals in computer sciences, electrical engineering, and other related fields, to semiconductor vendors and investors – all readers will appreciate the encyclopedic treatment of background NoC information ranging from CMPs to the basics of interconnection networks. The text introduces innovative system-level design methodology and tools for efficient design space exploration and topology selection. It also provides a wealth of key theoretical and practical MPSoC and NoC topics, such as technological deep sub-micron effects, homogeneous and heterogeneous processor architectures, multicore SoC, interconnect processing units, generic NoC components, and embeddings of common communication patterns. An Arsenal of Practical Learning Tools at Your DisposalThe book features a complimentary CD-ROM for practical training on NoC modeling and design-space exploration. It incorporates the award-winning System C-based On-Chip Communication Network (OCCN) environment, the only open-source network modeling and simulation framework currently available. With its consistent, comprehensive overview of the state of the art – and future trends – of NoC design, this indispensible text can help readers harness the value within the vast and ever-changing world of network-on-chip technology.