دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب Design, Analysis and Test of Logic Circuits Under Uncertainty
دانلود کتاب طراحی ، تحلیل و آزمایش مدارهای منطقی تحت عدم قطعیت
مشخصات کتاب
Design, Analysis and Test of Logic Circuits Under Uncertainty
ویرایش: 1 نویسندگان: Smita Krishnaswamy, Igor L. Markov, John P. Hayes (auth.) سری: Lecture Notes in Electrical Engineering 115 ISBN (شابک) : 9789048196432, 9789048196449 ناشر: Springer Netherlands سال نشر: 2013 تعداد صفحات: 129 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 3 مگابایت
قیمت کتاب (تومان) : 49,000
کلمات کلیدی مربوط به کتاب طراحی ، تحلیل و آزمایش مدارهای منطقی تحت عدم قطعیت: مدارها و سیستم ها، ساختارهای حسابی و منطقی، سخت افزار کامپیوتر، عملکرد و قابلیت اطمینان، طراحی منطقی، دستکاری نمادین و جبری
در صورت تبدیل فایل کتاب Design, Analysis and Test of Logic Circuits Under Uncertainty به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی ، تحلیل و آزمایش مدارهای منطقی تحت عدم قطعیت نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی ، تحلیل و آزمایش مدارهای منطقی تحت عدم قطعیت
مدارهای منطقی به طور فزاینده ای مستعد رفتار احتمالی ناشی از تابش خارجی و تغییرات فرآیند می شوند. علاوه بر این، با نزدیک شدن به محدودیت‌های مقیاس‌بندی CMOS، فناوری‌های کوانتومی و نانو ذاتاً احتمالی در افق هستند. اطمینان از قابلیت اطمینان چنین مدارهایی با وجود رفتار احتمالی، یک چالش کلیدی در طراحی IC است --- چالشی که نیاز به فرمول بندی مجدد احتمالی تکنیک های سنتز و آزمایش دارد. این تک نگاری تکنیک هایی را برای تحلیل، طراحی و آزمایش مدارهای منطقی با رفتار احتمالی ارائه می دهد.
توضیحاتی درمورد کتاب به خارجی
Logic circuits are becoming increasingly susceptible to probabilistic behavior caused by external radiation and process variation. In addition, inherently probabilistic quantum- and nano-technologies are on the horizon as we approach the limits of CMOS scaling. Ensuring the reliability of such circuits despite the probabilistic behavior is a key challenge in IC design---one that necessitates a fundamental, probabilistic reformulation of synthesis and testing techniques. This monograph will present techniques for analyzing, designing, and testing logic circuits with probabilistic behavior.
فهرست مطالب
Front Matter....Pages i-xi
Introduction....Pages 1-19
Probabilistic Transfer Matrices....Pages 21-36
Computing with Probabilistic Transfer Matrices....Pages 37-52
Testing Logic Circuits for Probabilistic Faults....Pages 53-61
Signature-Based Reliability Analysis....Pages 63-91
Design for Robustness....Pages 93-113
Summary and Extensions....Pages 115-120
Back Matter....Pages 121-123
