دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 2 نویسندگان: Manoj Sachdev, José Pineda de Gyvez (auth.), Manoj Sachdev, José Pineda de Gyvez (eds.) سری: Frontiers in Electronic Testing 34 ISBN (شابک) : 9780387465463, 9780387465470 ناشر: Springer US سال نشر: 2007 تعداد صفحات: 342 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 6 مگابایت
کلمات کلیدی مربوط به کتاب تست عیب گرا برای مدارهای نانو متریک CMOS VLSI: نسخه دوم: مدارها و سیستم ها، مهندسی الکترونیک و کامپیوتر، طراحی مهندسی، الکترونیک و میکروالکترونیک، ابزار دقیق
در صورت تبدیل فایل کتاب Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits: 2nd Edition به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب تست عیب گرا برای مدارهای نانو متریک CMOS VLSI: نسخه دوم نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
شکست فناوریهای نانو متریک به دلیل نقص و کاهش تحمل فرآیند، چالشهای مهمی را برای آزمایش IC ایجاد میکند. از آنجایی که تغییرات پارامترهای اساسی مانند طول کانال، ولتاژ آستانه، ضخامت اکسید نازک و ابعاد اتصال به هم فراتر از حد قابل قبول است، روشهای آزمایش جدید و بینش عمیقتری نسبت به فیزیک نگاشت عیب-عیب مورد نیاز است. در آزمایش معیوب مدارهای نانومتریک CMOS VLSI، وضعیت هنر تست نقص محور از هر دو رویکرد نظری و همچنین از دیدگاه عملی ارائه شده است. مدیریت گام به گام مدلسازی نقص، آزمایش نقص محور، مدلسازی بازده و استفاده از آن در شیوههای رایج اقتصادی، درک عمیقتری از مفاهیم را امکانپذیر میسازد.
پیشرفت توسعهیافته در این کتاب برای درک روشهای تست جدید ضروری است. ، الگوریتم ها و شیوه های صنعتی. بدون بینش فیزیک فناوریهای نانو متریک، توسعه استراتژیهای تست در سطح سیستم که پوشش خطای IC بالایی را به همراه دارد، دشوار خواهد بود. بدیهی است که کار بر روی تست نقص محور ارائه شده در کتاب نهایی نیست و یک زمینه در حال تکامل با چالش های جالبی است که طبیعت دائماً در حال تغییر فناوری های نانو متریک تحمیل می کند. متخصصان آزمایش و طراحی از دانشگاه و صنعت متوجه خواهند شد که آزمایش معیوب مدارهای نانومتریک CMOS VLSI پایههای کار پیشگامانهتر را ایجاد میکند.
Failures of nano-metric technologies owing to defects and shrinking process tolerances give rise to significant challenges for IC testing. As the variation of fundamental parameters such as channel length, threshold voltage, thin oxide thickness and interconnect dimensions goes well beyond acceptable limits, new test methodologies and a deeper insight into the physics of defect-fault mappings are needed. In Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits state of the art of defect-oriented testing is presented from both a theoretical approach as well as from a practical point of view. Step-by-step handling of defect modeling, defect-oriented testing, yield modeling and its usage in common economics practices enables deeper understanding of concepts.
The progression developed in this book is essential to understand new test methodologies, algorithms and industrial practices. Without the insight into the physics of nano-metric technologies, it would be hard to develop system-level test strategies that yield a high IC fault coverage. Obviously, the work on defect-oriented testing presented in the book is not final, and it is an evolving field with interesting challenges imposed by the ever-changing nature of nano-metric technologies. Test and design practitioners from academia and industry will find that Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits lays the foundations for further pioneering work.
Introduction....Pages 1-22
Functional and Parametric Defect Models....Pages 23-67
Digital CMOS Fault Modeling....Pages 69-110
Defects in Logic Circuits and their Test Implications....Pages 111-150
Testing Defects and Parametric Variations in RAMs....Pages 151-223
Defect-Oriented Analog Testing....Pages 225-287
Yield Engineering....Pages 289-315
Conclusion....Pages 317-324