ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Correct Hardware Design and Verification Methods: 10th IFIP WG10.5 Advanced Research Working Conference, CHARME’99 BadHerrenalb,Germany,September 27–29, 1999 Proceedings

دانلود کتاب روش های صحیح طراحی و تأیید سخت افزار: دهمین کنفرانس کار تحقیقاتی پیشرفته IFIP WG10.5 ، مجموعه CHARME Bad BadHerrenalb ، آلمان ، مجموعه مقالات

Correct Hardware Design and Verification Methods: 10th IFIP WG10.5 Advanced Research Working Conference, CHARME’99 BadHerrenalb,Germany,September 27–29, 1999 Proceedings

مشخصات کتاب

Correct Hardware Design and Verification Methods: 10th IFIP WG10.5 Advanced Research Working Conference, CHARME’99 BadHerrenalb,Germany,September 27–29, 1999 Proceedings

ویرایش: 1 
نویسندگان: , ,   
سری: Lecture Notes in Computer Science 1703 
ISBN (شابک) : 9783540665595, 3540665595 
ناشر: Springer-Verlag Berlin Heidelberg 
سال نشر: 1999 
تعداد صفحات: 399 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 5 مگابایت 

قیمت کتاب (تومان) : 53,000



کلمات کلیدی مربوط به کتاب روش های صحیح طراحی و تأیید سخت افزار: دهمین کنفرانس کار تحقیقاتی پیشرفته IFIP WG10.5 ، مجموعه CHARME Bad BadHerrenalb ، آلمان ، مجموعه مقالات: سخت افزار کامپیوتر، منطق و معانی برنامه ها، مهندسی نرم افزار، نظریه سیستم ها و اطلاعات در مهندسی، منطق ریاضی و زبان های رسمی



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 10


در صورت تبدیل فایل کتاب Correct Hardware Design and Verification Methods: 10th IFIP WG10.5 Advanced Research Working Conference, CHARME’99 BadHerrenalb,Germany,September 27–29, 1999 Proceedings به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب روش های صحیح طراحی و تأیید سخت افزار: دهمین کنفرانس کار تحقیقاتی پیشرفته IFIP WG10.5 ، مجموعه CHARME Bad BadHerrenalb ، آلمان ، مجموعه مقالات نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب روش های صحیح طراحی و تأیید سخت افزار: دهمین کنفرانس کار تحقیقاتی پیشرفته IFIP WG10.5 ، مجموعه CHARME Bad BadHerrenalb ، آلمان ، مجموعه مقالات



CHARME'99 دهمین از مجموعه کنفرانس های کاری است که به توسعه و استفاده از تکنیک ها و ابزارهای رسمی پیشرو برای طراحی و تأیید سخت افزار و سیستم ها اختصاص دارد. کنفرانس های قبلی در دارمشتات (1984)، ادینبورگ (1985)، گرنوبل (1986)، گلاسکو (1988)، لوون (1989)، تورینو (1991)، آرل (1993)، فرانکفورت (1995) و مونترال (1997) برگزار شده است. . این مجموعه کارگاه و کنفرانس با همکاری IFIP WG 10 سازماندهی شده است. 5. اکنون همتای دوسالانه FMCAD است که هر سال به صورت زوج در ایالات متحده برگزار می شود. رویداد 1999 در بد هرنالب، دهکده تفریحی واقع در جنگل سیاه در نزدیکی شهر کارلسروهه رخ داد. اعتبارسنجی رفتار عملکردی و زمان‌بندی یک گلوگاه اصلی در سیستم‌های طراحی فعلی VLSI است. تا چند سال پیش، یک حوزه مطالعاتی عمدتاً آکادمیک، طراحی رسمی و تکنیک‌های تأیید در حال حاضر به سمت استفاده صنعتی مهاجرت می‌کنند. هدف CHARME'99 گرد هم آوردن محققان و کاربرانی از دانشگاه و صنعت است که در این حوزه فعال تحقیقاتی کار می کنند. دو گفتگوی دعوت شده روندهای اصلی کنونی را نشان می دهند: ارائه توسط جرارد بری (Ecole des Mines de Paris, Sophia-Antipolis, فرانسه) مربوط به استفاده از زبان های همزمان در طراحی مدار است و سخنرانی پیتر یانسن (BMW, مونیخ، آلمان) کاربرد روش های رسمی را در یک محیط صنعتی نشان می دهد. این برنامه همچنین شامل 20 ارائه منظم و 12 ارائه کوتاه/نمایشگاه پوستر است که از بین 48 مقاله ارسال شده انتخاب شده است.


توضیحاتی درمورد کتاب به خارجی

CHARME’99 is the tenth in a series of working conferences devoted to the dev- opment and use of leading-edge formal techniques and tools for the design and veri?cation of hardware and systems. Previous conferences have been held in Darmstadt (1984), Edinburgh (1985), Grenoble (1986), Glasgow (1988), Leuven (1989), Torino (1991), Arles (1993), Frankfurt (1995) and Montreal (1997). This workshop and conference series has been organized in cooperation with IFIP WG 10. 5. It is now the biannual counterpart of FMCAD, which takes place every even-numbered year in the USA. The 1999 event took place in Bad Her- nalb, a resort village located in the Black Forest close to the city of Karlsruhe. The validation of functional and timing behavior is a major bottleneck in current VLSI design systems. A predominantly academic area of study until a few years ago, formal design and veri?cation techniques are now migrating into industrial use. The aim of CHARME’99 is to bring together researchers and users from academia and industry working in this active area of research. Two invited talks illustrate major current trends: the presentation by G´erard Berry (Ecole des Mines de Paris, Sophia-Antipolis, France) is concerned with the use of synchronous languages in circuit design, and the talk given by Peter Jansen (BMW, Munich, Germany) demonstrates an application of formal methods in an industrial environment. The program also includes 20 regular presentations and 12 short presentations/poster exhibitions that have been selected from the 48 submitted papers.



فهرست مطالب

Esterel and Jazz : Two Synchronous Languages for Circuit Design....Pages 1-1
Design Process of Embedded Automotive Systems—Using Model Checking for Correct Specifications....Pages 2-7
A Proof of Correctness of a Processor Implementing Tomasulo’s Algorithm without a Reorder Buffer....Pages 8-22
Formal Verification of Explicitly Parallel Microprocessors....Pages 23-36
Superscalar Processor Verification Using Efficient Reductions of the Logic of Equality with Uninterpreted Functions to Propositional Logic....Pages 37-53
Model Checking TLA + Specifications....Pages 54-66
Efficient Decompositional Model Checking for Regular Timing Diagrams....Pages 67-81
Vacuity Detection in Temporal Model Checking....Pages 82-98
Using Symbolic Model Checking to Verify the Railway Stations of Hoorn-Kersenboogerd and Heerhugowaard....Pages 99-109
Practical Application of Formal Verification Techniques on a Frame Mux/Demux Chip from Nortel Semiconductors....Pages 110-124
Efficient Verification of Timed Automata Using Dense and Discrete Time Semantics....Pages 125-141
From Asymmetry to Full Symmetry: New Techniques for Symmetry Reduction in Model Checking....Pages 142-157
Automatic Error Correction of Large Circuits Using Boolean Decomposition and Abstraction....Pages 157-172
Abstract BDDs: A Technique for Using Abstraction in Model Checking....Pages 172-187
Formal Synthesis at the Algorithmic Level....Pages 187-202
Xs Are for Trajectory Evaluation, Booleans Are for Theorem Proving....Pages 202-218
Verification of Infinite State Systems by Compositional Model Checking....Pages 219-237
Formal Verification of Designs with Complex Control by Symbolic Simulation....Pages 238-250
Hints to Accelerate Symbolic Traversal....Pages 250-266
Modeling and Checking Networks of Communicating Real-Time Processes....Pages 267-279
”Have I Written Enough Properties?” - A Method of Comparison Between Specification and Implementation....Pages 280-297
Program Slicing of Hardware Description Languages....Pages 298-313
Results of the Verification of a Complex Pipelined Machine Model....Pages 313-316
Hazard—Freedom Checking in Speed—Independent Systems....Pages 317-321
Yet Another Look at LTL Model Checking....Pages 321-326
Verification of Finite-State-Machine Refinements Using a Symbolic Methodology....Pages 326-330
Refinement and Property Checking in High-Level Synthesis Using Attribute Grammars....Pages 330-333
A Systematic Incrementalization Technique and Its Application to Hardware Design....Pages 334-337
Bisimulation and Model Checking....Pages 338-342
Circular Compositional Reasoning about Liveness....Pages 342-346
Symbolic Simulation of Microprocessor Models Using Type Classes in Haskell....Pages 346-349
Exploiting Retiming in a Guided Simulation Based Validation Methodology....Pages 350-355
Fault Models for Embedded Systems....Pages 356-359
Validation of Object-Oriented Concurrent Designs by Model Checking....Pages 360-365




نظرات کاربران