ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Correct Hardware Design and Verification Methods: 11th IFIP WG 10.5 Advanced Research Working Conference, CHARME 2001 Livingston, Scotland, UK, September 4–7, 2001 Proceedings

دانلود کتاب روش های صحیح طراحی و تأیید سخت افزار: یازدهمین کنفرانس کار تحقیقاتی پیشرفته ، IFAR WG 10.5 ، CHARME 2001 Livingston ، اسکاتلند ، انگلیس ، 4 تا 7 سپتامبر ، مجموعه مقالات

Correct Hardware Design and Verification Methods: 11th IFIP WG 10.5 Advanced Research Working Conference, CHARME 2001 Livingston, Scotland, UK, September 4–7, 2001 Proceedings

مشخصات کتاب

Correct Hardware Design and Verification Methods: 11th IFIP WG 10.5 Advanced Research Working Conference, CHARME 2001 Livingston, Scotland, UK, September 4–7, 2001 Proceedings

ویرایش: 1 
نویسندگان: , ,   
سری: Lecture Notes in Computer Science 2144 
ISBN (شابک) : 9783540425410, 9783540447986 
ناشر: Springer-Verlag Berlin Heidelberg 
سال نشر: 2001 
تعداد صفحات: 491 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 12 مگابایت 

قیمت کتاب (تومان) : 34,000

در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد



کلمات کلیدی مربوط به کتاب روش های صحیح طراحی و تأیید سخت افزار: یازدهمین کنفرانس کار تحقیقاتی پیشرفته ، IFAR WG 10.5 ، CHARME 2001 Livingston ، اسکاتلند ، انگلیس ، 4 تا 7 سپتامبر ، مجموعه مقالات: سخت افزار کامپیوتر، منطق و معانی برنامه ها، مهندسی نرم افزار، هوش مصنوعی (شامل رباتیک)، مهندسی به کمک کامپیوتر (CAD، CAE) و طراحی، منطق ریاضی و زبان های رسمی



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 8


در صورت تبدیل فایل کتاب Correct Hardware Design and Verification Methods: 11th IFIP WG 10.5 Advanced Research Working Conference, CHARME 2001 Livingston, Scotland, UK, September 4–7, 2001 Proceedings به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب روش های صحیح طراحی و تأیید سخت افزار: یازدهمین کنفرانس کار تحقیقاتی پیشرفته ، IFAR WG 10.5 ، CHARME 2001 Livingston ، اسکاتلند ، انگلیس ، 4 تا 7 سپتامبر ، مجموعه مقالات نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب روش های صحیح طراحی و تأیید سخت افزار: یازدهمین کنفرانس کار تحقیقاتی پیشرفته ، IFAR WG 10.5 ، CHARME 2001 Livingston ، اسکاتلند ، انگلیس ، 4 تا 7 سپتامبر ، مجموعه مقالات



این جلد شامل مجموعه مقالات CHARME 2001، یازدهمین کنفرانس کاری تحقیقاتی پیشرفته در مورد طراحی صحیح سخت افزار و روش های تأیید است. CHARME 2001 یازدهمین کنفرانس از مجموعه کنفرانس های کاری است که به توسعه و استفاده از تکنیک ها و ابزارهای رسمی پیشرو برای طراحی و تأیید سخت افزار و سیستم های سخت افزاری اختصاص دارد. رویدادهای قبلی در مجموعه «CHARME» در Bad Herrenalb (1999)، مونترال (1997)، فرانکفورت (1995)، آرل (1993) و تورینو (1991) برگزار شد. این سری از جلسات با همکاری IFIP WG 10.5 و WG 10.2 سازماندهی شده است. جلسات قبلی که به اولین روزهای تأیید رسمی سخت افزار بازمی گردد، با نام های مختلف در میامی (1990)، لوون (1989)، گلاسکو (1988)، گرنوبل (1986)، ادینبورگ (1985)، و دارمشتات (1984) برگزار شد. ). این کنوانسیون اکنون به خوبی تثبیت شده است که به موجب آن کنفرانس اروپایی CHARME با همتای دوسالانه خود، کنفرانس بین‌المللی روش‌های رسمی در طراحی به کمک رایانه (FMCAD)، که در سال‌های زوج در ایالات متحده برگزار می‌شود، جایگزین می‌شود. این کنفرانس از 4 تا 7 سپتامبر 2001 در موسسه یکپارچه سازی سطح سیستم در لیوینگستون، اسکاتلند برگزار شد. این برنامه توسط مؤسسه و دپارتمان علوم محاسباتی دانشگاه گلاسکو میزبانی شد و توسط گروه کاری IFIP TC10/WG10.5 در زمینه طراحی و مهندسی سیستم های الکترونیکی حمایت شد. CHARME 2001 همچنین شامل یک جلسه علمی و برنامه اجتماعی بود که به طور مشترک با چهاردهمین کنفرانس بین‌المللی در مورد اثبات Threm در منطق‌های مرتبه عالی (TPHOLs) برگزار شد، که در نزدیکی ادینبورگ برگزار شد.


توضیحاتی درمورد کتاب به خارجی

This volume contains the proceedings of CHARME 2001, the Eleventh Advanced Research Working Conference on Correct Hardware Design and Veri?cation Methods. CHARME 2001 is the 11th in a series of working conferences devoted to the development and use of leading-edge formal techniques and tools for the design and veri?cation of hardware and hardware-like systems. Previous events in the ‘CHARME’ series were held in Bad Herrenalb (1999), Montreal (1997), Frankfurt (1995), Arles (1993), and Torino (1991). This series of meetings has been organized in cooperation with IFIP WG 10.5 and WG 10.2. Prior meetings, stretching backto the earliest days of formal hardware veri?cation, were held under various names in Miami (1990), Leuven (1989), Glasgow (1988), Grenoble (1986), Edinburgh (1985), and Darmstadt (1984). The convention is now well-established whereby the European CHARME conference alternates with its biennial counterpart, the International Conference on Formal Methods in Computer-Aided Design (FMCAD), which is held on even-numbered years in the USA. The conference tookplace during 4–7 September 2001 at the Institute for System Level Integration in Livingston, Scotland. It was co-hosted by the - stitute and the Department of Computing Science of Glasgow University and co-sponsored by the IFIP TC10/WG10.5 Working Group on Design and En- neering of Electronic Systems. CHARME 2001 also included a scienti?c session and social program held jointly with the 14th International Conference on Th- rem Proving in Higher Order Logics (TPHOLs), which was co-located in nearby Edinburgh.



فهرست مطالب

View from the Fringe of the Fringe....Pages 1-12
Hardware Synthesis Using SAFL and Application to Processor Design....Pages 13-39
Applications of Hierarchical Verification in Model Checking....Pages 40-57
Pruning Techniques for the SAT-Based Bounded Model Checking Problem....Pages 58-70
Heuristics for Hierarchical Partitioning with Application to Model Checking....Pages 71-85
Efficient Reachability Analysis and Refinement Checking of Timed Automata Using BDDs....Pages 86-91
Deriving Real-Time Programs from Duration Calculus Specifications....Pages 92-97
Reproducing Synchronization Bugs with Model Checking....Pages 98-103
Formally-Based Design Evaluation....Pages 104-109
Multiclock Esterel....Pages 110-125
Register Transformations with Multiple Clock Domains....Pages 126-139
Temporal Properties of Self-Timed Rings....Pages 140-154
Coverability Analysis Using Symbolic Model Checking....Pages 155-160
Specifying Hardware Timing with ET-L otos ....Pages 161-166
Formal Pipeline Design....Pages 167-172
Verification of Basic Block Schedules Using RTL Transformations....Pages 173-178
Parameterized Verification of the FLASH Cache Coherence Protocol by Compositional Model Checking....Pages 179-195
Proof Engineering in the Large: Formal Verification of Pentium®4 Floating-Point Divider....Pages 196-211
Towards Provably-Correct Hardware Compilation Tools Based on Pass Separation Techniques....Pages 212-227
A Higher-Level Language for Hardware Synthesis....Pages 228-243
Hierarchical Verification Using an MDG-HOL Hybrid Tool....Pages 244-258
Exploiting Transition Locality in Automatic Verification....Pages 259-274
Efficient Debugging in a Formal Verification Environment....Pages 275-292
Using Combinatorial Optimization Methods for Quantification Scheduling....Pages 293-309
Net Reductions for LTL Model-Checking....Pages 310-324
Formal Verification of the VAMP Floating Point Unit....Pages 325-339
A Specification Methodology by a Collection of Compact Properties as Applied to the Intel® Itanium™ Processor Bus Protocol....Pages 340-354
The Design and Verification of a Sorter Core....Pages 355-368
Refinement-Based Formal Verification of Asynchronous Wrappers for Independently Clocked Domains in Systems on Chip....Pages 370-385
Using Abstract Specifications to Verify PowerPC™ Custom Memories by Symbolic Trajectory Evaluation....Pages 386-402
Formal Verification of Conflict Detection Algorithms....Pages 403-417
Induction-Oriented Formal Verification in Symmetric Interconnection Networks....Pages 418-432
A Framework for Microprocessor Correctness Statements....Pages 433-448
From Operational Semantics to Denotational Semantics for Verilog....Pages 449-464
Efficient Verification of a Class of Linear Hybrid Automata Using Linear Programming....Pages 465-479




نظرات کاربران