Computer Architecture: Software Aspects, Coding, and Hardware

0849310261......Page 1
COMPUTERARCHITECTURESoftware Aspects,Coding, and Hardware......Page 2
Preface......Page 4
Acknowledgements......Page 6
Acronyms and Abbreviations......Page 9
Contents......Page 14
1.1 PROLOGUE......Page 21
Table of Contents......Page 0
1.1.1 Analog vs. Digital......Page 22
1.1.2 Digitizing......Page 23
1.2.1 First Generation Computers......Page 24
1.2.2 Second Generation Computers......Page 26
1.2.4 Fourth Generation Computers......Page 27
1.2.5 Fifth Generation Computers......Page 28
1.3 HARDWARE COMPONENTS IN A COMPUTER SYSTEM......Page 29
1.3.2 Memory......Page 30
1.3.3 Input/Output Devices......Page 34
1.4 SOFTWARE COMPONENTS IN A COMPUTER......Page 36
1.4.1 Boot an Operating System......Page 37
1.4.2 Editor......Page 39
1.4.3 Assembler......Page 40
1.4.4 Compiler......Page 41
1.4.6 Loader......Page 42
1.4.7 Debugger......Page 43
1.5.2 Network Computer Applications......Page 44
1.6.1 Raw Machine......Page 45
1.6.2 Machine with an Operating System......Page 46
1.7.1 Testing an OS......Page 48
1.7.2 Data Management Services......Page 49
1.8 PROGRAM DESIGN LANGUAGE......Page 53
1.8.1 Short IF......Page 54
1.8.4 Do-While......Page 55
1.8.6 Do-Enddo......Page 56
1.9 SUMMARY POINTS......Page 57
PROBLEMS......Page 58
2.1.1 Integer Part VB. Fraction Part......Page 60
2.1.2 Modulus Concept......Page 61
2.3 NUMBER SYSTEMS......Page 62
2.3.1 Binary......Page 63
2.3.3 Hexadecimal......Page 64
2.4 NUMBER CONVERSION......Page 65
2.4.1 Convert a Number from Base B to Base Bn......Page 66
2.5 DATA REPRESENTATION......Page 69
2.5.1 Positive Integers......Page 70
2.5.2 Negative Integers......Page 71
2.5.3 Characters......Page 76
2.5.4 Floating Point Numbers......Page 79
2.5.5 Packed Decimal Numbers......Page 87
2.5.6 Fixed Point Numbers......Page 88
2.6 BIT STRINGS IN MEMORY......Page 90
PROBLEMS......Page 91
3.1.1 Instruction Length......Page 96
3.1.2 Opeode vs Extended Opeode......Page 97
3.2 HARDWARE UNITS IN A CPU......Page 98
3.3.2 Instruction Address Register......Page 99
3.3.3 Memory Bus......Page 100
3.4 REGISTER TRANSFER LANGUAGE......Page 101
3.4.2 Address Designator......Page 102
3.4.3 Bit Designator......Page 103
3.5.1 Instruction Fetch......Page 104
3.5.3 Operand Execution......Page 105
3.6.1 Working Registers......Page 106
3.6.2 Look-Ahead Adder......Page 108
3.6.3 One-Bit Shifter......Page 114
3.6.4 Status Register......Page 116
3.7.1 Three-Address Machine......Page 120
3.7.2 Two-Address Machine......Page 122
3.7.4 Zero-Address Machine......Page 123
3.8 HARDWARE EXECUTION......Page 124
3.8.1 Hardwired Logic......Page 125
3.9 SOFTWARE INTERPRETATION......Page 127
3.9.2 Target Machine......Page 128
3.10 SUMMARY POINTS......Page 129
PROBLEMS......Page 130
4.2 PENTIUM PROCESSOR......Page 133
4.2.1 Register Set......Page 134
4.2.2 Segment Concept......Page 135
4.3.1 Symbolic Address......Page 139
4.3.2 Address Expression......Page 141
4.4 PSEUDO OPS......Page 142
4.4.1 Define Data Operand......Page 143
4.4.2 Other Pseudo Ops......Page 147
4.5.1 Memory Immediate......Page 149
4.5.2 Memory Direct......Page 150
4.5.3 Memory Indirect......Page 152
4.6.2 Push Stack VB. Pop Stack......Page 153
4.6.3 Minimal Assembly Language Program......Page 155
4.6.4 Arithmetic......Page 157
4.6.5 Logical......Page 162
4.6.6 Shift......Page 163
4.7 PROGRAM SEQUENCE CONTROL......Page 165
4.7.1 Flags Register......Page 167
4.7.3 Unconditional Branches......Page 168
4.7.4 Conditional Branches......Page 170
4.8 LOOPING CONCEPT......Page 171
4.8.1 Looping Examples......Page 172
4.9.2 Macro Expansion......Page 174
4.9.3 I/O System Calls......Page 175
4.10 SUMMARY POINTS......Page 178
PROBLEMS......Page 179
5.1 ADDRESSING MODES......Page 182
5.2 INDEXING......Page 183
5.2.3 Register Direct vs. Register Indirect......Page 186
5.2.4 Double Indexing......Page 188
5.2.6 Pre-Indexing vs. Post-Indexing......Page 189
5.3.1 Instruction Format of an 8086......Page 192
5.3.2 Destination Bit......Page 195
5.4 SUBROUTINE LINKING......Page 196
5.4.3 Call by Reference......Page 199
5.4.4 Recursive Call......Page 202
5.5 INTERRUPT MECHANISMS......Page 206
5.5.1 Context Switching......Page 208
5.5.3 Reentrant Task......Page 210
5.6.1 Separate I/O Bus......Page 211
5.6.2 Memory Mapped I/O......Page 212
5.6.3 Direct Memory Access Channel......Page 213
5.7 COMMUNICATION PORT......Page 214
5.7.1 Com Port Characteristics......Page 215
5.7.2 Software Polling......Page 219
5.8.1 Assembly Code Subroutine......Page 221
5.8.2 In-Line Assembly......Page 224
5.9 SUMMARY POINTS......Page 225
PROBLEMS......Page 226
6.1 HISTORY OF MICROPROGRAMMING......Page 230
6.1.1 Computer in a Computer......Page 231
6.2 TWO BASIC MICROCODE TYPES......Page 232
6.2.2 Vertical Microcode......Page 233
6.3 MICROCODE ENGINE......Page 235
6.3.1 Address and Sequence Control......Page 236
6.3.2 Conditional Branches......Page 238
6.3.3 Adder Operation Control......Page 241
6.3.4 Adder Input Control......Page 243
6.3.5 Bus and General Control......Page 244
6.4 MICROCODE ASSEMBLY LANGUAGE......Page 246
6.4.1 Subset of Target Instructions......Page 248
6.4.2 Microcode Interpreter......Page 249
6.5 MULTIPLY OPERATIONS VIA ONE ADDER......Page 253
6.5.1 Unsigned Multiply......Page 254
6.5.2 Signed Multiply......Page 258
6.6 DIVIDE OPERATIONS VIA ONE ADDER......Page 262
6.6.1 Unsigned Divide......Page 264
6.6.2 Signed Divide......Page 265
6.7.1 Microcode Subroutine Linking......Page 269
6.7.3 Microcode Floating Point Routines......Page 270
6.8 SUMMARY POINTS......Page 271
PROBLEMS......Page 272
7.1.1 Storage Hierarchy......Page 275
7.1.2 Data Dependencies......Page 279
7.1.3 Control Dependencies......Page 280
7.1.4 Multiple Functional Units......Page 281
7.2 PIPELINED CPU......Page 285
7.2.3 Million Instructions per Second......Page 288
7.3.1 Cache Hit vs. Cache Miss......Page 289
7.3.2 Fully Associative......Page 290
7.3.3. Least Recently Used Algorithm......Page 291
7.3.4 Instruction Queue......Page 292
7.3.6 Data Cache......Page 295
7.4 PENTIUM DECOUPLED PIPE......Page 300
7.4.1 Hardware Units......Page 301
7.4.2 Push All VB. Pop All......Page 303
7.4.3 String Instructions......Page 304
7.4.4 Multimedia Instructions......Page 307
7.5 VIRTUAL MEMORY......Page 310
7.5.1 Segmentation......Page 311
7.6 PAGING SYSTEM......Page 315
7.6.1 Translation Look-Aside Buffer......Page 317
7.6.2 Paging Supervisor......Page 318
7.6.4 Paging Related Problems......Page 321
7.7.1 Supporting Registers......Page 322
7.7.2 Page Translation......Page 325
7.8 SUMMARY POINTS......Page 327
PROBLEMS......Page 329
8.1.1 Serial Data Transfer......Page 331
8.1.2 Parallel Data Transfer......Page 332
8.2.1 Via Interrupt......Page 333
8.2.2 Via Shared Memory......Page 335
8.3 INTERPROCESSOR MESSAGES......Page 338
8.3.1 Channel Command Word vs. Channel Status Word......Page 339
8.3.2 Message for Display......Page 340
8.3.3 Message for Communication Processor......Page 341
8.5 MULTIPROCESSING SYSTEM......Page 343
8.5.1 Shared Memory Bus......Page 344
8.5.2 Semaphore......Page 348
8.6 COMPUTER NETWORKS......Page 350
8.6.1 Local Area Networks......Page 351
8.6.3 Wide Area Networks......Page 352
8.7 SUMMARY POINTS......Page 353
PROBLEMS......Page 354
9.1 COMPLEX INSTRUCTION SET COMPUTER......Page 355
9.1.1 IBM Mainframe......Page 356
9.2 REDUCED INSTRUCTION SET COMPUTER......Page 357
9.2.2 Alpha Processor......Page 359
9.3 ITANIUM PROCESSOR......Page 362
9.3.1 Operating Environments......Page 363
9.3.3 Predication......Page 364
9.3.5 Register Stack......Page 367
9.4 REDUCED SOFTWARE SOLUTION COMPUTER......Page 369
9.4.1 Compact Code......Page 370
9.4.2 Register Set......Page 371
9.4.3 Instruction Set Architecture......Page 373
9.5 OTHER DISTINCTIONS......Page 374
9.5.2 Compact Load Module......Page 375
9.5.3 Special Features......Page 376
9.6.1 Virtual Program Status Word......Page 378
9.6.2 Java Virtual Machine......Page 379
PROBLEMS......Page 380
10.1 STACK MACHINE BASICS......Page 382
10.2 POSTFIX POLISH NOTATION......Page 383
10.3 OPERATOR PRECEDENCE......Page 385
10.3.1 Parsing By Inspection......Page 387
10.3.2 Parsing by Software Algorithm......Page 389
10.4.1 Register Set......Page 392
10.4.2 Stack Machine Ops......Page 393
10.5.1 Pseudo Ops......Page 399
10.5.2 Push Direct vs. Push Immediate......Page 400
10.5.3 Store VS. Pop......Page 401
10.5.4 Translation of IF Statements......Page 402
10.5.5 Translation of Subscripted Variables......Page 403
10.6 TEST PROGRAM FOR SSM315......Page 404
10.6.1 Test Program Source......Page 405
10.6.2 S-ops......Page 406
10.7 VIRTUAL STACK MACHINE......Page 410
10.7.1 Interpreter Source......Page 411
PROBLEMS......Page 418
References......Page 421