Completion Detection in Asynchronous Circuits: Toward Solution of Clock-Related Design Challenges

این کتاب برای طراحان با تجربه در طراحی مدارهای سنتی (ساعتی) در نظر گرفته شده است که به دنبال اطلاعاتی در مورد طراحی مدارهای ناهمزمان هستند تا تعیین کنند آیا استفاده از روش‌های ناهمزمان در پروژه طراحی بعدی آنها سودمند است یا خیر. نویسنده یک رویکرد عمومی را برای اجرای یک طرح تشخیص تکمیل قطعی برای مدارهای داده همراه ناهمزمان معرفی می‌کند که یک فرآیند محاسباتی وابسته به داده را با بهره‌گیری از تأخیر مورد متوسط ​​ترکیب می‌کند. نویسنده معماری را با استفاده از یک تغییر دهنده بشکه ای تایید می کند، زیرا تغییر عملیات اساسی مورد نیاز همه پردازنده ها است. معماری عمومی ارائه شده در این کتاب برای یک طرح تشخیص تکمیل قطعی برای مدارهای داده همراه، محققان را در در نظر گرفتن سبک طراحی ناهمزمان برای توسعه مدارهای دیجیتال تسهیل می‌کند.

This book is intended for designers with experience in traditional (clocked) circuit design, seeking information about asynchronous circuit design, in order to determine if it would be advantageous to adopt asynchronous methodologies in their next design project.  The author introduces a generic approach for implementing a deterministic completion detection scheme for asynchronous bundled data circuits that incorporates a data-dependent computational process, taking advantage of the average-case delay. The author validates the architecture using a barrel shifter, as shifting is the basic operation required by all the processors. The generic architecture proposed in this book for a deterministic completion detection scheme for bundled data circuits will facilitate researchers in considering the asynchronous design style for developing digital circuits.