دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
دانلود کتاب CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test
دانلود کتاب طراحی مدار CMOS SRAM و تست پارامتریک در فناوری‌های مقیاس نانو: طراحی و آزمایش SRAM با آگاهی از فرآیند
مشخصات کتاب
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test
ویرایش:
نویسندگان: Andrei Pavlov
سری:
ISBN (شابک) : 1402083629
ناشر: Springer
سال نشر: 2008
تعداد صفحات: 203
زبان: English
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود)
حجم فایل: 11 مگابایت
قیمت کتاب (تومان) : 43,000
در صورت تبدیل فایل کتاب CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب طراحی مدار CMOS SRAM و تست پارامتریک در فناوری‌های مقیاس نانو: طراحی و آزمایش SRAM با آگاهی از فرآیند نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
توضیحاتی در مورد کتاب طراحی مدار CMOS SRAM و تست پارامتریک در فناوری‌های مقیاس نانو: طراحی و آزمایش SRAM با آگاهی از فرآیند
همانطور که فناوری در منطقه نانومتری مقیاس می‌شود، طراحی و آزمایش حافظه‌های دسترسی تصادفی استاتیک (SRAM) به یک کار بسیار پیچیده تبدیل می‌شود. اختلالات فرآیند و مکانیسم‌های نقص مختلف به افزایش تعداد سلول‌های SRAM ناپایدار با حساسیت پارامتریک کمک می‌کنند. اندازه‌های رو به رشد آرایه‌های SRAM احتمال سلول‌هایی با پایداری حاشیه‌ای را افزایش می‌دهد و محدودیت‌های سختی را در توزیع پارامترهای ترانزیستور ایجاد می‌کند.
توضیحاتی درمورد کتاب به خارجی
As technology scales into nano-meter region, design and test of Static Random Access Memories (SRAMs) becomes a highly complex task. Process disturbances and various defect mechanisms contribute to the increasing number of unstable SRAM cells with parametric sensitivity. Growing sizes of SRAM arrays increase the likelihood of cells with marginal stability and pose strict constraints on transistor parameters distributions.
