دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
دسته بندی: موجک و پردازش سیگنال ویرایش: 1st Edition. نویسندگان: Taoufik Bourdi. Izzet Kale سری: Analog Circuits and Signal Processing ISBN (شابک) : 9789048174782, 9048174783 ناشر: Springer سال نشر: 2010 تعداد صفحات: 215 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 13 مگابایت
در صورت تبدیل فایل کتاب Cmos Single Chip Fast Frequency Hopping Synthesizers For Wireless Multi-Gigahertz Applications به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب دستگاه تراشیدن سریع فرکانس Cmos تک تراشه برای کاربردهای بی سیم چند گیگا هرتز نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
اخیراً استانداردهای LAN بی سیم در بازار ظاهر شده اند. این استانداردها در محدوده فرکانسی مختلف عمل می کنند. برای کاهش تعداد اجزا، طراحی یک سینت سایزر فرکانس چند حالته که تمام استانداردهای LAN بی سیم از جمله استانداردهای 802.11a، 802.11b و 802.11g را ارائه می کند، اهمیت دارد. با مشخصات متفاوت برای آن استانداردها، طراحی سینت سایزرهای فرکانس حلقه قفل شده فاز مبتنی بر عدد صحیح امکان پذیر نیست. سینت سایزرهای فرکانس N Fractional راه حل مورد نیاز برای یک نوسان ساز محلی چند حالته رایج را ارائه می دهند. آن سینت سایزرهای کسری N بر پایه مدولاتورهای دلتا سیگما هستند که در ترکیب با یک تقسیم کننده، تقسیم کسری مورد نیاز برای فرکانس مورد نظر مورد نظر را ایجاد می کنند. روش شناسی سینت سایزرهای پرش فرکانس سریع برای کاربردهای ارتباطات بی سیم و RF. تاکید زیادی بر حلقههای فاز قفل شده مبتنی بر دلتا سیگما کسری N از مشخصات، تجزیه و تحلیل سیستم و برنامهریزی معماری گرفته تا طراحی مدار و اجرای سیلیکون. این کتاب یک روش طراحی کارآمد و مشخصهشناسی را توصیف میکند که برای مطالعه معاوضههای حلقه در هر دو حالت باز ایجاد شده است. و تکنیک های مدل سازی حلقه بسته. این مبتنی بر یک پلت فرم شبیهسازی است که هم مدلهای رفتاری و هم بلوکهای فرعی اندازهگیری/شبیهسازی شده سینت سایزر فرکانس انتخابی را در بر میگیرد. پلت فرم به طور دقیق نویز فاز، عملکرد کاذب و سوئیچینگ طراحی نهایی را پیش بینی می کند. بنابراین نویز فاز عالی و عملکرد کاذب را می توان در حالی که تمام الزامات مشخص شده را برآورده کرد، به دست آورد. روش طراحی نیاز به چرخش مجدد سیلیکون را کاهش میدهد و طراحان مدار را قادر میسازد تا مستقیماً به نقاط عطف هزینه، عملکرد و برنامهریزی برسند. دانش و تکنیکهای توسعهیافته در طراحی و اجرای موفقیتآمیز دو سینت سایزر فرکانس N چند حالته با سرعت بالا مورد استفاده قرار گرفتهاند. برای استانداردهای IEEE 801.11a/b/g. هر دو طرح سینت سایزر با جزئیات شرح داده شده اند.
Recently, wireless LAN standards have emerged in the market. Those standards operate in various frequency ranges. To reduce component count, it is of importance to design a multi-mode frequency synthesizer that serves all wireless LAN standards including 802.11a, 802.11b and 802.11g standards. With different specifications for those standards, designing integer-based phase-locked loop frequency synthesizers can not be achieved. Fractional-N frequency synthesizers offer the solution required for a common multi-mode local oscillator. Those fractional-N synthesizers are based on delta-sigma modulators which in combination with a divider yield the fractional division required for the desired frequency of interest.In CMOS Single Chip Fast Frequency Hopping Synthesizers for Wireless Multi-Gigahertz Applications, the authors outline detailed design methodology for fast frequency hopping synthesizers for RF and wireless communications applications. Great emphasis on fractional-N delta-sigma based phase locked loops from specifications, system analysis and architecture planning to circuit design and silicon implementation.The book describes an efficient design and characterization methodology that has been developed to study loop trade-offs in both open and close loop modelling techniques. This is based on a simulation platform that incorporates both behavioral models and measured/simulated sub-blocks of the chosen frequency synthesizer. The platform predicts accurately the phase noise, spurious and switching performance of the final design. Therefore excellent phase noise and spurious performance can be achieved while meeting all the specified requirements. The design methodology reduces the need for silicon re-spin enabling circuit designers to directly meet cost, performance and schedule milestones.The developed knowledge and techniques have been used in the successful design and implementation of two high speed multi-mode fractional-N frequency synthesizers for the IEEE 801.11a/b/g standards. Both synthesizer designs are described in details.