Cache and Interconnect Architectures in Multiprocessors

معماری‌های حافظه پنهان و اتصال متقابل در چند پردازنده ایلات، اسرائیل 25-261989 میشل دوبویس دانشگاه Shreekant S. Thakkar SequentComputerSystems هدف این کارگاه گرد هم آوردن محققانی بود که روی پروتکل‌های انسجام حافظه نهان برای معماری‌های چندپرونده‌ای مشترک با حافظه مشترک کار می‌کردند. چند پردازنده های حافظه مشترک برای بسیاری از برنامه ها به سیستم های قابل دوام تبدیل شده اند. سیستم‌های حافظه مشترک مبتنی بر گذرگاه (به‌عنوان مثال Sequent's Symmetry، Encore's Multimax) در حال حاضر به 32 پردازنده محدود شده‌اند. اولین هدف این کارگاه یادگیری در مورد عملکرد برنامه ها در سیستم های مبتنی بر حافظه پنهان فعلی بود. هدف دوم یادگیری در مورد معماری های شبکه و پروتکل های جدید برای سیستم های مقیاس پذیر آینده بود. این پروتکل ها و اتصالات به معماری های حافظه مشترک اجازه می دهد تا فراتر از تقلیدهای فعلی مقیاس شوند. این کارگاه دارای 20 سخنران بود که در مورد تحقیقات فعلی خود صحبت کردند. بحث ها به اندازه کافی پر جنب و جوش و صمیمانه بود که شرکت کنندگان را به مدت دو روز از شن و آفتاب شگفت انگیز دور نگه داشت. شرکت کنندگان به خوبی یکدیگر را شناختند و توانستند افکار خود را به شیوه ای غیررسمی به اشتراک بگذارند. این کارگاه در چند جلسه برگزار شد. خلاصه هر جلسه در زیر توضیح داده شده است. این کتاب بازبینی برخی از مقالات ارائه شده در کارگاه را ارائه می دهد.

Cache And Interconnect Architectures In Multiprocessors Eilat, Israel May 25-261989 Michel Dubois UniversityofSouthernCalifornia Shreekant S. Thakkar SequentComputerSystems The aim of the workshop was to bring together researchers working on cache coherence protocols for shared-memory multiprocessors with various interconnect architectures. Shared-memory multiprocessors have become viable systems for many applications. Bus­ based shared-memory systems (Eg. Sequent's Symmetry, Encore's Multimax) are currently limited to 32 processors. The fIrst goal of the workshop was to learn about the performance ofapplications on current cache-based systems. The second goal was to learn about new network architectures and protocols for future scalable systems. These protocols and interconnects would allow shared-memory architectures to scale beyond current imitations. The workshop had 20 speakers who talked about their current research. The discussions were lively and cordial enough to keep the participants away from the wonderful sand and sun for two days. The participants got to know each other well and were able to share their thoughts in an informal manner. The workshop was organized into several sessions. The summary of each session is described below. This book presents revisions of some of the papers presented at the workshop.