Analog Circuit Design: Low-Power Low-Voltage, Integrated Filters and Smart Power

تحقق نمونه‌برداری و کوانتیزه کردن سیگنال در نرخ‌های نمونه بالا با اتلاف توان کم، یک هدف مهم در بسیاری از برنامه‌ها، از جمله دستگاه‌های ویدئویی قابل حمل مانند دوربین‌های فیلم‌برداری، دستگاه‌های ارتباطی شخصی مانند گیرنده‌های LAN بی‌سیم، در کانال‌های خواندن مغناطیسی است. دستگاه های ذخیره سازی با استفاده از تشخیص داده های دیجیتال و بسیاری دیگر. این مقاله معماری و رویکردهای مداری را برای طراحی مبدل‌های آنالوگ به دیجیتال خط لوله با سرعت بالا و کم مصرف در CMOS توصیف می‌کند. در اینجا اصطلاح سرعت بالا به معنای نرخ نمونه برداری بالاتر از 1 مگاهرتز در نظر گرفته می شود. در بخش اول، تکنیک‌های مختلف تبدیل قابل استفاده در این محدوده از نرخ‌های نمونه مورد بحث قرار می‌گیرد. پس از آن مشکلات خاص مرتبط با حداقل سازی توان در ADC های خط لوله نرخ ویدئو مورد بحث قرار می گیرد. اینها شامل بهینه سازی اندازه خازن ها، طراحی گیت های انتقال ولتاژ پایین و بهینه سازی بلوک های بهره خازن سوئیچ شده و تقویت کننده های عملیاتی برای حداقل اتلاف توان می باشد. به عنوان نمونه ای از کاربرد این تکنیک ها، طراحی مبدل کمکی خط لوله lO-bit (ADC) با توان بهینه شده است که به =1 می رسد. 67 میلی وات در هر MS/s نرخ نمونه برداری از 1 MS/s تا 20 MS/s شرح داده شده است. 2. تکنیک های CMOS Video-Rate Conversion تکنیک های تبدیل آنالوگ به دیجیتال را می توان به روش های مختلفی دسته بندی کرد. یکی از روش‌های مناسب برای مقایسه تکنیک‌ها، بررسی تعداد \"سیکل‌های ساعت آنالوگ\" مورد نیاز برای تولید یک نمونه خروجی موثر از سیگنال در حال کوانتیزه شدن است.

The realization of signal sampling and quantization at high sample rates with low power dissipation is an important goal in many applications, includ­ ing portable video devices such as camcorders, personal communication devices such as wireless LAN transceivers, in the read channels of magnetic storage devices using digital data detection, and many others. This paper describes architecture and circuit approaches for the design of high-speed, low-power pipeline analog-to-digital converters in CMOS. Here the term high speed is taken to imply sampling rates above 1 Mhz. In the first section the dif­ ferent conversion techniques applicable in this range of sample rates is dis­ cussed. Following that the particular problems associated with power minimization in video-rate pipeline ADCs is discussed. These include optimi­ zation of capacitor sizes, design of low-voltage transmission gates, and opti­ mization of switched capacitor gain blocks and operational amplifiers for minimum power dissipation. As an example of the application of these tech­ niques, the design of a power-optimized lO-bit pipeline AID converter (ADC) that achieves =1. 67 mW per MS/s of sampling rate from 1 MS/s to 20 MS/s is described. 2. Techniques for CMOS Video-Rate AID Conversion Analog-to-digital conversion techniques can be categorized in many ways. One convenient means of comparing techniques is to examine the number of "analog clock cycles" required to produce one effective output sample of the signal being quantized.