Analog-Baseband Architectures And Circuits For Multistandard And Lowvoltage Wireless Transceivers

با تلاش‌های چند دهه گذشته در زمینه لیتوگرافی و فناوری‌های مدار مجتمع (IC)، میکروسیستم‌های بسیار کم هزینه با موفقیت برای کاربردهای مختلف توسعه یافته‌اند. روند ارتباطات بی سیم به سمت ایجاد یک عصر شبکه در همه جا در سال های آینده است. بسیاری از فرصت‌ها و چالش‌های بی‌سابقه، مانند طراحی برای انطباق با استانداردهای چندگانه و ولتاژ پایین (LV)، به سرعت در حال تبدیل شدن به مسیرهای اصلی در تحقیق و توسعه بی‌سیم-IC هستند، با توجه به اینکه اولی می‌تواند بهترین اتصال را در بین شبکه‌های مختلف ارائه دهد، در حالی که دومی می تواند مهاجرت فناوری به رژیم های نانومقیاس زیر 1-V را برای کاهش هزینه و توان بیشتر تسهیل کند.

معماران و مدارهای باند آنالوگ تکنیک های معماری و مداری را برای فرستنده گیرنده های بی سیم برای دستیابی به انطباق چند استاندارد و ولتاژ پایین ارائه می دهد. بخش اول کتاب، مشخصات لایه فیزیکی استانداردهای ارتباطات بی‌سیم مدرن را بررسی می‌کند، مبادلات اساسی مربوط به انتخاب معماری فرستنده گیرنده را ارائه می‌کند، و مطالعات موردی از پیشرفته‌ترین فرستنده‌های گیرنده چند استاندارد را ارائه می‌کند، که در آن تکنیک‌های کلیدی تقویت‌شده برجسته می‌شوند. و بحث شد. یک خلاصه آماری (با بیش از 100 مرجع ذکر شده) از معماری‌های فرستنده و گیرنده مورد استفاده برای استانداردهای ارتباطی مدرن ارائه شده است. همه مراجع از انجمن‌های پیشرو، یعنی ISSCC، CICC، VLSI و ESSCIRC، از سال 1997 تا 2005 ذکر شده‌اند.

بخش دوم بر طراحی معماری فرستنده‌های گیرنده چند استاندارد متمرکز است. یک روش انتخاب کانال RF fine-IF (دو مرحله ای) درشت فاش شده است. از طریق پیکربندی مجدد باندهای پایه آنالوگ گیرنده و فرستنده، نه تنها ویژگی های طراحی سینت سایزر فرکانس RF و نوسان ساز محلی را کاهش می دهد، بلکه با سنتز IF پایین و صفر در گیرنده، انطباق چند استاندارد کارآمد را نیز ممکن می سازد. و مستقیم و دو مرحله به بالا در فرستنده. این اصل در چند نمونه طراحی نشان داده شده است. یکی از آنها یک باند پایه آنالوگ گیرنده سیستم در بسته (SiP) برای IEEE 802.11a/b/g WLAN است. نه تنها انتخاب کانال دو مرحله‌ای را تعبیه کرده است، بلکه دارای یک توپولوژی انعطاف‌پذیر IF، یک پلان طبقه‌ای سه بعدی منحصر به فرد، و یک روش طراحی خاص برای قابلیت تست و مسیریابی بالا است.

بخش سوم به آن می‌پردازد. با طراحی مدار علاوه بر توصیف روشمند بسیاری از تکنیک های مدار LV، 3 بلوک عملکردی مقاوم LV ارائه شده است. آن‌ها عبارتند از: 1) یک فیلتر تبدیل نزولی دو چهارگانه (DQDF) – دریافت IF با نرخ ساعت، دمدولاسیون I/Q، انتخاب کانال IF و فیلتر باند پایه را به طور همزمان متوجه می‌شود. 2) یک تقویت‌کننده بهره قابل برنامه‌ریزی با مقاومت جریان سوئیچ (SCR) - تنظیم افزایش پهنای باند ثابت بدون گذرا را ارائه می‌دهد. 3) یک کنسل کننده داخلی OpAmp dc-offset - ناحیه سیلیکونی مورد نیاز برای تحقق یک ثابت زمانی بزرگ روی تراشه را ذخیره می کند و در عین حال قابلیت سوئیچ پذیری قطب بالابر آن را برای گذرا سریع dc-offset به حداکثر می رساند.

بخش آخر ارائه می شود. نتایج تجربی 3 بلوک ساختمانی سفارشی و یک IC کاملاً یکپارچه با باند آنالوگ ساخته شده در یک فرآیند استاندارد VTH CMOS. راه‌اندازی مشترک روی/خاموش تراشه ناگفته قبلی برای اندازه‌گیری بلوک‌های کامل و بلوک‌های ساختمانی توضیح داده شده است. نه تنها بلوک های ساختمانی مرزهای پیشرفته را از نظر پهنای باند سیگنال و ولتاژ تغذیه گسترش داده اند، آی سی باند پایه آنالوگ تاکنون کمترین راه حل گزارش شده با ولتاژ برای IEEE 802.11a/b/g بوده است. گیرنده های WLAN.

With the past few decade efforts on lithography and integrated-circuit (IC) technologies, very low-cost microsystems have been successfully developed for many different applications. The trend in wireless communications is toward creating a networkubiquitous era in the years to come. Many unprecedented opportunities and challenges, such as Design for multi-standardability and low-voltage (LV) compliance, are rapidly becoming the mainstream directions in wireless-IC research and development, given that the former can offer the best connectivity among different networks, while the latter can facilitate the technology migration into the sub-1-V nanoscale regimes for further cost and power reduction.

Analog-Baseband Architecturees and Circuits presents architectural and circuit techniques for wireless transceivers to achieve multistandard and low-voltage compliance. The first part of the book reviews the physical layer specifications of modern wireless communication standards, presents the fundamental tradeoffs involved in transceiver architecture selection, and provides case studies of the state-of-the-art multistandard transceivers, where the key techniques reinforced are highlighted and discussed. A statistical summary (with 100+ references cited) of most used transmitter and receiver architectures for modern communication standards is provided. All the references are citied from the leading forums, i.e., ISSCC, CICC, VLSI and ESSCIRC, from 1997 to 2005.

The second part focuses on the architectural design of multistandard transceivers. A coarse-RF fine-IF (two-step) channelselection technique is disclosed. It, through the reconfiguration of receiver and transmitter analog basebands, enables not only a relaxation of the RF frequency synthesizer’s and local oscillator’s design specifications, but also an efficient multistandard compliance by synthesizing the low-IF and zero-IF in the receiver; and the direct-up and two-step-up in the transmitter. The principle is demonstrated in few design examples. One of them is a system-in-a-package (SiP) receiver analog baseband for IEEE 802.11a/b/g WLAN. It not only has the two-step channel selection embedded, but also features a flexible-IF topology, a unique 3D-stack floorplan, and a particular design methodology for high testability and routability.

The third part deals with the circuit design. In addition to the methodical description of many LV circuit techniques, 3 tailormade LV-robust functional blocks are presented. They include: 1) a double-quadrature-downconversion filter (DQDF) – it realizes concurrently clock-rate-defined IF reception, I/Q demodulation, IF channel selection and baseband filtering. 2) A switched-current-resistor (SCR) programmable-gain amplifier (PGA) – it offers a transient-free constant-bandwidth gain adjustment. 3) An inside-OpAmp dc-offset canceler – it saves the silicon area required for realizing a large time constant on chip while maximizing its highpass-pole switchability for fast dc-offset transient.

The last part presents experimental results of the 3 tailor-made building blocks and a fully-integrated analog-baseband IC fabricated in a standard-VTH CMOS process. Previously untold on-/off-chip co-setup for both full-chip and building blocks measurements are described. Not only the building blocks have successfully extended the state-of-the-art boundary in terms of signal bandwidth and supply voltage, the analog-baseband IC has been so far the lowest-voltage-reported solution for IEEE 802.11a/b/g WLAN receivers.