مشخصات کتاب

An Introduction to Logic Circuit Testing

ویرایش:  
نویسندگان: Parag K. Lala  
سری: Synthesis Lectures on Digital Circuits and Systems 
ISBN (شابک) : 1598293508 
ناشر: Morgan and Claypool Publishers 
سال نشر: 2008 
تعداد صفحات: 111 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 8 مگابایت 

در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد

در صورت تبدیل فایل کتاب An Introduction to Logic Circuit Testing به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب مقدمه ای بر آزمایش مدار منطقی (سخنرانی های سنتز در مدارها و سیستم های دیجیتال) نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.

توضیحاتی در مورد کتاب مقدمه ای بر آزمایش مدار منطقی (سخنرانی های سنتز در مدارها و سیستم های دیجیتال)

مقدمه ای بر تست مدار منطقی پوشش مفصلی از تکنیک های تولید آزمایش و طراحی قابل آزمایش مدارها/سیستم های الکترونیکی دیجیتال را ارائه می دهد. مطالب پوشش داده شده در کتاب باید برای یک دوره یا بخشی از یک دوره در آزمون مدار دیجیتال برای دانشجویان مقطع کارشناسی ارشد و سال اول کارشناسی ارشد مهندسی برق و علوم کامپیوتر کافی باشد. این کتاب همچنین منبع ارزشمندی برای مهندسین شاغل در این صنعت خواهد بود. این کتاب دارای چهار فصل است. فصل 1 به انواع مختلفی از خطاها می پردازد که ممکن است در مدارهای دیجیتال مبتنی بر ادغام در مقیاس بسیار بزرگ (VLSI) رخ دهند. فصل 2 مفاهیم اصلی تمام تکنیک های تولید آزمایش مانند افزونگی، پوشش خطا، حساس سازی و عقب نشینی را معرفی می کند. فصل 3 مفاهیم کلیدی تست‌پذیری را معرفی می‌کند و به دنبال آن برخی از قوانین ویژه طراحی برای آزمایش‌پذیری را معرفی می‌کند که می‌توانند برای افزایش تست‌پذیری مدارهای ترکیبی استفاده شوند. فصل 4 به تکنیک های تولید آزمون و ارزیابی پاسخ مورد استفاده در طرح های BIST (خودآزمایی داخلی) برای تراشه های VLSI می پردازد. فهرست مطالب: مقدمه / تشخیص خطا در مدارهای منطقی / طراحی برای آزمایش پذیری / خودآزمایی داخلی / مراجع

توضیحاتی درمورد کتاب به خارجی

An Introduction to Logic Circuit Testing provides a detailed coverage of techniques for test generation and testable design of digital electronic circuits/systems. The material covered in the book should be sufficient for a course, or part of a course, in digital circuit testing for senior-level undergraduate and first-year graduate students in Electrical Engineering and Computer Science. The book will also be a valuable resource for engineers working in the industry. This book has four chapters. Chapter 1 deals with various types of faults that may occur in very large scale integration (VLSI)-based digital circuits. Chapter 2 introduces the major concepts of all test generation techniques such as redundancy, fault coverage, sensitization, and backtracking. Chapter 3 introduces the key concepts of testability, followed by some ad hoc design-for-testability rules that can be used to enhance testability of combinational circuits. Chapter 4 deals with test generation and response evaluation techniques used in BIST (built-in self-test) schemes for VLSI chips. Table of Contents: Introduction / Fault Detection in Logic Circuits / Design for Testability / Built-in Self-Test / References

فهرست مطالب

An Introduction to Logic Circuit Testing......Page 2
Keywords......Page 5
Dedication......Page 6
Preface......Page 8
Contents......Page 10
1.1.1 Stuck-At Fault......Page 12
1.1.2 Bridging Faults......Page 15
1.2.1 Breaks......Page 17
1.2.2 Stuck-On and Stuck-Open Faults......Page 19
1.3 BASIC CONCEPTS OF FAULT DETECTION......Page 20
1.3.2 Undetectable Faults......Page 22
1.3.3 Equivalent Faults......Page 23
References......Page 24
2.1 TEST GENERATION FOR COMBINATIONAL LOGIC CIRCUITS......Page 26
2.1.1 Truth Table and Fault Matrix......Page 27
2.1.2 Path Sensitization......Page 28
2.1.3 D-Algorithm......Page 31
2.1.4 PODEM......Page 37
2.1.5 FAN......Page 40
2.1.6 Delay Fault Detection......Page 41
2.2 TESTING OF SEQUENTIAL CIRCUITS......Page 43
2.2.1 Designing Checking Experiments......Page 48
2.3 TEST GENERATION USING THE CIRCUIT STRUCTURE AND THE STATE TABLE......Page 49
References......Page 53
3.1 AD HOC TECHNIQUES......Page 54
3.2 SCAN-PATH TECHNIQUE FOR TESTABLE SEQUENTIAL CIRCUIT DESIGN......Page 58
3.3.1 Clocked Hazard-Free Latches......Page 61
3.3.2 Double-Latch and Single-Latch LSSD......Page 63
3.4 RANDOM ACCESS SCAN TECHNIQUE......Page 64
3.5 PARTIAL SCAN......Page 67
3.6 TESTABLE SEQUENTIAL CIRCUIT DESIGN USING NONSCAN TECHNIQUES......Page 70
3.7 CROSSCHECK......Page 72
3.8 BOUNDARY SCAN......Page 75
References......Page 80
4.1 TEST PATTERN GENERATION FOR BIST......Page 82
4.1.1 Exhaustive Testing......Page 83
4.1.2 Pseudoexhaustive Pattern Generation......Page 85
4.1.3 Pseudorandom Pattern Generator......Page 92
4.2.1 Transition Count......Page 96
4.2.2 Syndrome Checking......Page 97
4.2.3 Signature Analysis......Page 99
4.3 BIST ARCHITECTURES......Page 102
4.3.1 Built-in Logic Block Observer......Page 103
4.3.2  Self-Testing Using an MISR and Parallel Shift Register Sequence Generator......Page 106
References......Page 107
Author Biography......Page 110

نظرات کاربران

کتاب های تصادفی

دانلود کتاب Encyclopedia of Biotechnology in Agriculture and Food (Print)

دانلود کتاب Date Night Cookbook

دانلود کتاب Fundamentals of Infrastructure Engineering: Civil Engineering Systems, Second Edition,

دانلود کتاب Shooter's Bible Guide to Bowhunting

دانلود کتاب Automating media centers and small libraries: a microcomputer-based approach