Algorithm Engineering and Experimentation: International Workshop ALENEX’99 Baltimore, MD, USA, January 15–16, 1999 Selected Papers

چندپردازنده های متقارن (SMP) بر بازار سرورهای پیشرفته تسلط دارند و در حال حاضر کاندیدای اصلی برای ساخت سیستم های چند پردازنده ای در مقیاس بزرگ هستند. با این حال، طراحی الگوریتم‌های موازی کارآمد برای این پلتفرم چالش‌های متعددی را به همراه دارد. دلیل این امر این است که پیشرفت سریع در سرعت ریزپردازنده، دسترسی به حافظه اصلی را به عنوان محدودیت اولیه برای عملکرد SMP باقی گذاشته است. از آنجایی که حافظه گلوگاه است، صرفاً افزایش تعداد پردازنده ها لزوماً عملکرد بهتری را به همراه نخواهد داشت. در واقع، محدودیت های گذرگاه حافظه معمولاً اندازه SMP ها را به 16 پردازنده محدود می کند. این حداقل دو مفهوم برای طراح الگوریتم دارد. اولاً، از آنجایی که پردازنده‌های نسبتاً کمی در SMP موجود است، هر الگوریتم موازی باید با همتای متوالی خود با کمتر از یک پردازنده رقابتی باشد تا بتواند رو به جلو باشد. دوم، برای اینکه الگوریتم موازی با تعداد پردازنده ها مقیاس شود، باید با توجه دقیق به حداقل رساندن تعداد و نوع دسترسی های حافظه اصلی طراحی شود. در این مقاله، ما یک مدل محاسباتی برای طراحی ریتم‌های کارآمد برای چند پردازنده‌های متقارن ارائه می‌کنیم. سپس از این مدل برای ایجاد راه‌حل‌های کارآمد برای دو نوع کاملاً متفاوت از مسائل استفاده می‌کنیم - فهرست پیوندی پیش از کامنت‌ها و مرتب‌سازی تعمیم‌یافته. هر دو مشکل حافظه فشرده هستند، اما به روش‌های اجاره‌ای. در حالی که الگوریتم‌های مرتب‌سازی تعمیم‌یافته معمولاً به تعداد زیادی دسترسی حافظه نیاز دارند، آنها معمولاً مکان‌های حافظه به هم پیوسته هستند. در مقابل، الگوریتم‌های محاسباتی prex معمولاً به مقدار متوسطی از دسترسی‌های حافظه نیاز دارند، اما معمولاً به مکان‌های حافظه غیر پیوسته هستند.

Symmetric multiprocessors (SMPs) dominate the high-end server market and are currently the primary candidate for constructing large scale multiprocessor systems. Yet, the design of e cient parallel algorithms for this platform c- rently poses several challenges. The reason for this is that the rapid progress in microprocessor speed has left main memory access as the primary limitation to SMP performance. Since memory is the bottleneck, simply increasing the n- ber of processors will not necessarily yield better performance. Indeed, memory bus limitations typically limit the size of SMPs to 16 processors. This has at least twoimplicationsfor the algorithmdesigner. First, since there are relatively few processors availableon an SMP, any parallel algorithm must be competitive with its sequential counterpart with as little as one processor in order to be r- evant. Second, for the parallel algorithm to scale with the number of processors, it must be designed with careful attention to minimizing the number and type of main memory accesses. In this paper, we present a computational model for designing e cient al- rithms for symmetric multiprocessors. We then use this model to create e cient solutions to two widely di erent types of problems - linked list pre x com- tations and generalized sorting. Both problems are memory intensive, but in die rent ways. Whereas generalized sorting algorithms typically require a large numberofmemoryaccesses, they areusuallytocontiguousmemorylocations. By contrast, prex computation algorithms typically require a more modest qu- tity of memory accesses, but they are are usually to non-contiguous memory locations.