ورود به حساب

نام کاربری گذرواژه

گذرواژه را فراموش کردید؟ کلیک کنید

حساب کاربری ندارید؟ ساخت حساب

ساخت حساب کاربری

نام نام کاربری ایمیل شماره موبایل گذرواژه

برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید


09117307688
09117179751

در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید

دسترسی نامحدود

برای کاربرانی که ثبت نام کرده اند

ضمانت بازگشت وجه

درصورت عدم همخوانی توضیحات با کتاب

پشتیبانی

از ساعت 7 صبح تا 10 شب

دانلود کتاب Advanced ASIC chip synthesis: using Synopsys Design Compiler, Physical Compiler, and PrimeTime

دانلود کتاب سنتز تراشه پیشرفته ASIC: با استفاده از کامپایلر طراحی Synopsys ، کامپایلر فیزیکی و PrimeTime

Advanced ASIC chip synthesis: using Synopsys Design Compiler, Physical Compiler, and PrimeTime

مشخصات کتاب

Advanced ASIC chip synthesis: using Synopsys Design Compiler, Physical Compiler, and PrimeTime

دسته بندی: برنامه نویسی: کامپایلرها
ویرایش: 2 
نویسندگان:   
سری:  
ISBN (شابک) : 0792376447, 9780792376446 
ناشر: Kluwer Academic 
سال نشر: 2002 
تعداد صفحات: 355 
زبان: English 
فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) 
حجم فایل: 15 مگابایت

قیمت کتاب (تومان) : 51,000



ثبت امتیاز به این کتاب

میانگین امتیاز به این کتاب :
       تعداد امتیاز دهندگان : 12


در صورت تبدیل فایل کتاب Advanced ASIC chip synthesis: using Synopsys Design Compiler, Physical Compiler, and PrimeTime به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.

توجه داشته باشید کتاب سنتز تراشه پیشرفته ASIC: با استفاده از کامپایلر طراحی Synopsys ، کامپایلر فیزیکی و PrimeTime نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.


توضیحاتی در مورد کتاب سنتز تراشه پیشرفته ASIC: با استفاده از کامپایلر طراحی Synopsys ، کامپایلر فیزیکی و PrimeTime

سنتز پیشرفته تراشه ASIC: با استفاده از Synopsys TM Design CompilerTM Physical CompilerTM و PrimeTime TM، نسخه دوم مفاهیم و تکنیک های پیشرفته مورد استفاده برای سنتز تراشه ASIC، سنتز فیزیکی، تایید رسمی و تجزیه و تحلیل زمان بندی ایستا را با استفاده از مجموعه ابزارهای Synopsys توصیف می کند. علاوه بر این، کل متدولوژی جریان طراحی ASIC که برای فناوری‌های VDSM (Very-Deep-Sub-Micron) هدف‌گذاری شده است به تفصیل پوشش داده شده است.

تاکید این کتاب بر کاربرد بلادرنگ ابزارهای Synopsys است که برای مبارزه با مشکلات مختلفی که در هندسه‌های VDSM دیده می‌شود، استفاده می‌شود. خوانندگان در معرض یک روش طراحی موثر برای مدیریت طرح های پیچیده و زیر میکرون ASIC قرار خواهند گرفت. اهمیت سبک‌های کدگذاری HDL، سنتز و بهینه‌سازی، شبیه‌سازی پویا، تأیید رسمی، درج اسکن DFT، پیوندها به طرح‌بندی، سنتز فیزیکی و تجزیه و تحلیل زمان‌بندی استاتیک است. در هر مرحله، مشکلات مربوط به هر مرحله از جریان طراحی، با راه‌حل‌ها و راه‌حل‌ها به تفصیل شرح داده می‌شوند. علاوه بر این، مسائل مهم مربوط به چیدمان، که شامل سنتز درخت ساعت و یکپارچه‌سازی بک‌اند (پیوندها به طرح‌بندی) نیز می‌شود، به طور طولانی مورد بحث قرار می‌گیرد. علاوه بر این، این کتاب شامل بحث‌های عمیق بر اساس کتابخانه‌های فناوری Synopsys و سبک‌های کدگذاری HDL است که به سمت راه‌حل سنتز بهینه هدف‌گذاری شده است. مخاطبان هدف این کتاب مهندسین طراحی ASIC و دانشجویان سطح کارشناسی ارشد هستند که دوره های پیشرفته VLSI را در زمینه طراحی تراشه های ASIC و تکنیک های DFT می گذرانند.


توضیحاتی درمورد کتاب به خارجی

Advanced ASIC Chip Synthesis: Using Synopsys TM Design CompilerTM Physical CompilerTM and PrimeTime TM, Second Edition describes the advanced concepts and techniques used towards ASIC chip synthesis, physical synthesis, formal verification and static timing analysis, using the Synopsys suite of tools. In addition, the entire ASIC design flow methodology targeted for VDSM (Very-Deep-Sub-Micron) technologies is covered in detail.

The emphasis of this book is on real-time application of Synopsys tools, used to combat various problems seen at VDSM geometries. Readers will be exposed to an effective design methodology for handling complex, sub-micron ASIC designs. Significance is placed on HDL coding styles, synthesis and optimization, dynamic simulation, formal verification, DFT scan insertion, links to layout, physical synthesis, and static timing analysis. At each step, problems related to each phase of the design flow are identified, with solutions and work-around described in detail. In addition, crucial issues related to layout, which includes clock tree synthesis and back-end integration (links to layout) are also discussed at length. Furthermore, the book contains in-depth discussions on the basis of Synopsys technology libraries and HDL coding styles, targeted towards optimal synthesis solution. Target audiences for this book are practicing ASIC design engineers and masters level students undertaking advanced VLSI courses on ASIC chip design and DFT techniques.





نظرات کاربران

تمامی حقوق معنوی و مادی وبسایت متعلق به اینترنشنال لایبرری می باشد
نماد اعتماد الکترونیکی