A Systolic Array Optimizing Compiler

این کتاب بازبینی پایان نامه دکترای من است که در سال 1987 به دانشگاه کارنگی ملون ارسال شده است. این کتاب تحقیقات و نتایج فناوری کامپایلر توسعه یافته برای ماشین Warp را مستند می کند. Warp یک آرایه سیستولیک است که از پردازنده های سفارشی و با کارایی بالا ساخته شده است، که هر کدام می توانند تا 10 میلیون عملیات ممیز شناور در ثانیه (10 MFLOPS) را اجرا کنند. تحت هدایت H. T. Kung، ماشین Warp از یک نمونه اولیه آکادمیک و تجربی به یک محصول تجاری جنرال الکتریک تبدیل شد. ماشین Warp نشان داد که معماری مقیاس‌پذیر آرایه‌های سیستولی قابل برنامه‌ریزی با عملکرد بالا، راه‌حلی عملی و مقرون‌به‌صرفه برای برنامه‌های کاربردی محاسباتی فعلی و آینده را نشان می‌دهد. موفقیت Warp منجر به پروژه بعدی iWarp شد، پروژه ای مشترک با اینتل، برای توسعه یک پردازنده تک تراشه 20 MFLOPS. در دسترس بودن پردازنده بسیار یکپارچه iWarp تأثیر قابل توجهی بر محاسبات موازی خواهد داشت. یکی از چالش های اصلی در توسعه Warp، ساخت یک کامپایلر بهینه سازی برای ماشین بود. اول، پردازنده های موجود در آرایه کامپایلر بهینه سازی آرایه سیستولیک xx با یک دانه بندی دقیق موازی همکاری می کنند، تعامل بین پردازنده ها باید در تولید کد برای هر پردازنده در نظر گرفته شود. دوم، خود پردازنده‌ها عملکرد خود را از مجموعه دستورالعمل VLIW (Very Long Instruction Word) و درجه بالایی از خط لوله داخلی و موازی‌سازی استخراج می‌کنند. کامپایلر شامل بهینه‌سازی‌هایی مربوط به سطح موازی آرایه و همچنین بهینه‌سازی‌هایی برای تک تک پردازنده‌های VLIW است.

This book is a revision of my Ph. D. thesis dissertation submitted to Carnegie Mellon University in 1987. It documents the research and results of the compiler technology developed for the Warp machine. Warp is a systolic array built out of custom, high-performance processors, each of which can execute up to 10 million floating-point operations per second (10 MFLOPS). Under the direction of H. T. Kung, the Warp machine matured from an academic, experimental prototype to a commercial product of General Electric. The Warp machine demonstrated that the scalable architecture of high-peiformance, programmable systolic arrays represents a practical, cost-effective solu­ tion to the present and future computation-intensive applications. The success of Warp led to the follow-on iWarp project, a joint project with Intel, to develop a single-chip 20 MFLOPS processor. The availability of the highly integrated iWarp processor will have a significant impact on parallel computing. One of the major challenges in the development of Warp was to build an optimizing compiler for the machine. First, the processors in the xx A Systolic Array Optimizing Compiler array cooperate at a fine granularity of parallelism, interaction between processors must be considered in the generation of code for individual processors. Second, the individual processors themselves derive their performance from a VLIW (Very Long Instruction Word) instruction set and a high degree of internal pipelining and parallelism. The compiler contains optimizations pertaining to the array level of parallelism, as well as optimizations for the individual VLIW processors.