دسترسی نامحدود
برای کاربرانی که ثبت نام کرده اند
برای ارتباط با ما می توانید از طریق شماره موبایل زیر از طریق تماس و پیامک با ما در ارتباط باشید
در صورت عدم پاسخ گویی از طریق پیامک با پشتیبان در ارتباط باشید
برای کاربرانی که ثبت نام کرده اند
درصورت عدم همخوانی توضیحات با کتاب
از ساعت 7 صبح تا 10 شب
ویرایش: 1 نویسندگان: Mikhail Kovalev, Silvia M. Müller, Wolfgang J. Paul (auth.) سری: Lecture Notes in Computer Science 9000 Theoretical Computer Science and General Issues ISBN (شابک) : 9783319139050, 9783319139067 ناشر: Springer International Publishing سال نشر: 2014 تعداد صفحات: 359 زبان: English فرمت فایل : PDF (درصورت درخواست کاربر به PDF، EPUB یا AZW3 تبدیل می شود) حجم فایل: 5 مگابایت
کلمات کلیدی مربوط به کتاب یک دستگاه میپس چند هسته ای Pipelined: پیاده سازی سخت افزار و اثبات صحیح: تحلیل الگوریتم و پیچیدگی مسئله، مهندسی نرم افزار، سخت افزار کامپیوتر، معماری پردازنده، شبکه های ارتباطی کامپیوتری، زبان های برنامه نویسی، کامپایلر، مترجمان
در صورت تبدیل فایل کتاب A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness Proof به فرمت های PDF، EPUB، AZW3، MOBI و یا DJVU می توانید به پشتیبان اطلاع دهید تا فایل مورد نظر را تبدیل نمایند.
توجه داشته باشید کتاب یک دستگاه میپس چند هسته ای Pipelined: پیاده سازی سخت افزار و اثبات صحیح نسخه زبان اصلی می باشد و کتاب ترجمه شده به فارسی نمی باشد. وبسایت اینترنشنال لایبرری ارائه دهنده کتاب های زبان اصلی می باشد و هیچ گونه کتاب ترجمه شده یا نوشته شده به فارسی را ارائه نمی دهد.
این تک نگاری بر اساس سخنرانی های نویسنده سوم در مورد معماری کامپیوتر است که در ترم تابستان 2013 در دانشگاه زارلند آلمان ارائه شده است. این شامل یک ساختار سطح دروازه از یک ماشین چند هسته ای با هسته های پردازشگر MIPS خط لوله و یک حافظه مشترک متوالی سازگار است.
این کتاب حاوی اولین اثبات صحت برای اجرای سطح دروازه یک پردازنده چند هسته ای است. و همچنین یک حافظه مشترک مبتنی بر حافظه پنهان متوالی سازگار. این راه را برای تأیید رسمی سختافزار قابل ترکیب برای پردازندههای چند هستهای در آینده باز میکند.
ساختارها در یک مدل سختافزار سطح دروازه و بنابراین قطعی هستند. در مقابل، مدلهای مرجعی که صحت آنها نشان داده میشود غیر قطعی هستند. توسعه ماشین آلات اضافی برای این اثباتها و اثبات صحت حافظه مشترک در سطح دروازه، کمکهای فنی اصلی این کار است.
This monograph is based on the third author's lectures on computer architecture, given in the summer semester 2013 at Saarland University, Germany. It contains a gate level construction of a multi-core machine with pipelined MIPS processor cores and a sequentially consistent shared memory.
The book contains the first correctness proofs for both the gate level implementation of a multi-core processor and also of a cache based sequentially consistent shared memory. This opens the way to the formal verification of synthesizable hardware for multi-core processors in the future.
Constructions are in a gate level hardware model and thus deterministic. In contrast the reference models against which correctness is shown are nondeterministic. The development of the additional machinery for these proofs and the correctness proof of the shared memory at the gate level are the main technical contributions of this work.
Front Matter....Pages -
Introduction....Pages 1-6
Number Formats and Boolean Algebra....Pages 7-27
Hardware....Pages 29-82
Nine Shades of RAM....Pages 83-98
Arithmetic Circuits....Pages 99-115
A Basic Sequential MIPS Machine....Pages 117-160
Pipelining....Pages 161-206
Caches and Shared Memory....Pages 207-310
A Multi-core Processor....Pages 311-344
Back Matter....Pages -