计算机组成与体系结构：性能设计（原书第8版）

封面
书名
版权
前言
目录
第0章  读者指南
0.1  本书概要
0.2  导读
0.3  为何要学习计算机组成和体系结构
0.4  因特网与Web资源
0.4.1  本书的Web站点
0.4.2  其他Web站点
0.4.3  USENET新闻组
第一部分  概论
第1章  导论
1.1  计算机组成与体系结构
1.2  结构和功能
1.2.1  功能
1.2.2  结构
1.3  关键词和思考题
第2章  计算机的演变和性能
2.1  计算机简史
2.1.1  第一代：真空管
2.1.2  第二代：晶体管
2.1.3  第三代：集成电路
2.1.4  后续几代
2.2  性能设计
2.2.1  微处理器的速度
2.2.2  性能平衡
2.2.3  芯片组成和体系结构的改进
2.3  Intel x86体系结构的进展
2.4  嵌入式系统和ARM
2.4.1  嵌入式系统
2.4.2  ARM的进展
2.5  性能评价
2.5.1  时钟速度和每秒指令数
2.5.2  基准程序
2.5.3  阿姆达尔定律
2.6  推荐的读物和Web站点
2.7  关键词、思考题和习题
第二部分  计算机系统
第3章  计算机功能和互连的顶层视图
3.1  计算机的部件
3.2  计算机的功能
3.2.1  指令的读取和执行
3.2.2  中断
3.2.3  I/O功能
3.3  互连结构
3.4  总线互连
3.4.1  总线结构
3.4.2  多总线层次结构
3.4.3  总线的设计要素
3.5  PCI
3.5.1  总线结构
3.5.2  PCI命令
3.5.3  数据传送
3.5.4  仲裁
3.6  推荐的读物和Web站点
3.7  关键词、思考题和习题
附录3A  时序图
第4章  cache存储器
4.1  计算机存储系统概述
4.1.1  存储系统的特性
4.1.2  存储器层次结构
4.2  cache存储器原理
4.3  cache的设计要素
4.3.1  cache地址
4.3.2  cache容量
4.3.3  映射功能
4.3.4  替换算法
4.3.5  写策略
4.3.6  行大小
4.3.7  cache数目
4.4  Pentium 4的cache组织
4.5  ARM的cache组织
4.6  推荐的读物
4.7  关键词、思考题和习题
附录4A  两级存储器的性能特点
第5章  内部存储器
5.1  半导体主存储器
5.1.1  组织
5.1.2  DRAM和SRAM
5.1.3  ROM类型
5.1.4  芯片逻辑
5.1.5  芯片封装
5.1.6  模块组织
5.1.7  多体交叉存储器
5.2  纠错
5.3  高级DRAM组织
5.3.1  同步DRAM
5.3.2  Rambus DRAM
5.3.3  DDR DRAM
5.3.4  cache DRAM
5.4  推荐的读物和Web站点
5.5  关键词、思考题和习题
第6章  外部存储器
6.1  磁盘
6.1.1  磁读写机制
6.1.2  数据组织和格式化
6.1.3  物理特性
6.1.4  磁盘性能参数
6.2  RAID
6.2.1  RAID 0级
6.2.2  RAID 1级
6.2.3  RAID 2级
6.2.4  RAID 3级
6.2.5  RAID 4级
6.2.6  RAID 5级
6.2.7  RAID 6级
6.3  光存储器
6.3.1  光盘
6.3.2  数字多功能光盘
6.3.3  高清晰光盘
6.4  磁带
6.5  推荐的读物和Web站点
6.6  关键词、思考题和习题
第7章  输入／输出
7.1  外部设备
7.1.1  键盘／监视器
7.1.2  磁盘驱动器
7.2  I/O模块
7.2.1  模块功能
7.2.2  I/O模块结构
7.3  编程式I/O
7.3.1  编程式I/O概述
7.3.2  I/O命令
7.3.3  I/O指令
7.4  中断驱动式I/O
7.4.1  中断处理
7.4.2  设计问题
7.4.3  Intel 82C59A中断控制器
7.4.4  Intel 82C55A可编程外部接口
7.5  直接存储器存取
7.5.1  编程式I/O和中断驱动式I/O的缺点
7.5.2  DMA功能
7.5.3  Intel 8237A DMA控制器
7.6  I/O通道和处理器
7.6.1  I/O功能的演变
7.6.2  I/O通道的特点
7.7  外部接口：FireWire和InfiniBand
7.7.1  接口类型
7.7.2  点对点和多点配置
7.7.3  FireWire串行总线
7.7.4  InfiniBand
7.8  推荐的读物和Web站点
7.9  关键词、思考题和习题
第8章  操作系统支持
8.1  操作系统概述
8.1.1  操作系统的目标与功能
8.1.2  操作系统的类型
8.2  调度
8.2.1  长期调度
8.2.2  中期调度
8.2.3  短期调度
8.3  存储器管理
8.3.1  交换
8.3.2  分区
8.3.3  分页
8.3.4  虚拟存储器
8.3.5  快表
8.3.6  分段
8.4  Pentium存储器管理
8.4.1  地址空间
8.4.2  分段
8.4.3  分页
8.5  ARM存储器管理
8.5.1  存储器系统组织
8.5.2  虚拟存储器地址转换
8.5.3  存储器管理格式
8.5.4  存取控制
8.6  推荐的读物和Web站点
8.7  关键词、思考题和习题
第三部分  中央处理器
第9章  计算机算术
9.1  算术逻辑单元
9.2  整数表示
9.2.1  符号-幅值表示法
9.2.2  2的补码表示法
9.2.3  不同位长间的转换
9.2.4  定点表示法
9.3  整数算术
9.3.1  取负
9.3.2  加法和减法
9.3.3  乘法
9.3.4  除法
9.4  浮点表示
9.4.1  原理
9.4.2  二进制浮点表示的IEEE标准
9.5  浮点算术
9.5.1  浮点加法和减法
9.5.2  浮点乘法和除法
9.5.3  精度考虑
9.5.4  二进制浮点算术的IEEE标准
9.6  推荐的读物和Web站点
9.7  关键词、思考题和习题
第10章  指令集：特征和功能
10.1  机器指令特征
10.1.1  机器指令要素
10.1.2  指令表示
10.1.3  指令类型
10.1.4  地址数目
10.1.5  指令集设计
10.2  操作数类型
10.2.1  数值
10.2.2  字符
10.2.3  逻辑数据
10.3  Intel x86和ARM数据类型
10.3.1  x86数据类型
10.3.2  ARM数据类型
10.4  操作类型
10.4.1  数据传送
10.4.2  算术运算
10.4.3  逻辑运算
10.4.4  转换
10.4.5  输入／输出
10.4.6  系统控制
10.4.7  控制转移
10.5  Intel x86和ARM操作类型
10.5.1  x86操作类型
10.5.2  ARM操作类型
10.6  推荐的读物
10.7  关键词、思考题和习题
附录10A  栈
附录10B  小端、大端和双端
第11章  指令集：寻址方式和指令格式
11.1  寻址方式
11.1.1  立即寻址
11.1.2  直接寻址
11.1.3  间接寻址
11.1.4  寄存器寻址
11.1.5  寄存器间接寻址
11.1.6  偏移寻址
11.1.7  栈寻址
11.2  x86和ARM寻址方式
11.2.1  x86寻址方式
11.2.2  ARM寻址方式
11.3  指令格式
11.3.1  指令长度
11.3.2  位的分配
11.3.3  变长指令
11.4  x86和ARM指令格式
11.4.1  x86指令格式
11.4.2  ARM指令格式
11.5  汇编语言
11.6  推荐的读物
11.7  关键词、思考题和习题
第12章  CPU结构和功能
12.1  CPU组成
12.2  寄存器组成
12.2.1  用户可见寄存器
12.2.2  控制和状态寄存器
12.2.3  微处理器寄存器组成的例子
12.3  指令周期
12.3.1  间接周期
12.3.2  数据流
12.4  指令流水线技术
12.4.1  流水线策略
12.4.2  流水线性能
12.4.3  流水线冒险
12.4.4  处理分支指令
12.4.5  Intel 80486的流水线
12.5  x86系列处理器
12.5.1  寄存器组成
12.5.2  中断处理
12.6  ARM处理器
12.6.1  处理器组成
12.6.2  处理器模式
12.6.3  寄存器组成
12.6.4  中断处理
12.7  推荐的读物
12.8  关键词、思考题和习题
第13章  精简指令集计算机
13.1  指令执行特征
13.1.1  操作
13.1.2  操作数
13.1.3  过程调用
13.1.4  推论
13.2  大寄存器组方案的使用
13.2.1  寄存器窗口
13.2.2  全局变量
13.2.3  大寄存器组与高速缓存的对比
13.3  基于编译器的寄存器优化
13.4  精简指令集体系结构
13.4.1  采用CISC的理由
13.4.2  精简指令集体系结构特征
13.4.3  CISC与RISC特征对比
13.5  RISC流水线技术
13.5.1  使用规整指令的流水线技术
13.5.2  流水线的优化
13.6  MIPS R4000
13.6.1  指令集
13.6.2  指令流水线
13.7  SPARC
13.7.1  SPARC寄存器组
13.7.2  指令集
13.7.3  指令格式
13.8  RISC与CISC的争论
13.9  推荐的读物
13.10  关键词、思考题和习题
第14章  指令级并行性和超标量处理器
14.1  概述
14.1.1  超标量与超级流水线的对比
14.1.2  限制
14.2  设计考虑
14.2.1  指令级并行性和机器并行性
14.2.2  指令发射策略
14.2.3  寄存器重命名
14.2.4  机器并行性
14.2.5  分支预测
14.2.6  超标量执行
14.2.7  超标量实现
14.3  Pentium 4
14.3.1  前端
14.3.2  乱序执行逻辑
14.3.3  整数和浮点执行单元
14.4  ARM CORTEX-A8
14.4.1  指令取指单元
14.4.2  指令译码单元
14.4.3  整数执行单元
14.4.4  SIMD和浮点流水线
14.5  推荐的读物
14.6  关键词、思考题和习题
第四部分  控制器
第15章  控制器操作
15.1  微操作
15.1.1  取指周期
15.1.2  间接周期
15.1.3  中断周期
15.1.4  执行周期
15.1.5  指令周期
15.2  处理器控制
15.2.1  功能需求
15.2.2  控制信号
15.2.3  控制信号举例
15.2.4  处理器内部的组织
15.2.5  Intel 8085
15.3  硬布线实现
15.3.1  控制器输入
15.3.2  控制器逻辑
15.4  推荐的读物
15.5  关键词、思考题和习题
第16章  微程序控制
16.1  基本概念
16.1.1  微指令
16.1.2  微程序控制器
16.1.3  Wilkes控制
16.1.4  优缺点
16.2  微指令定序
16.2.1  设计考虑
16.2.2  定序技术
16.2.3  地址生成
16.2.4  LSI-11微指令定序
16.3  微指令执行
16.3.1  微指令的分类法
16.3.2  微指令编码
16.3.3  LSI-11微指令执行
16.3.4  IBM 3033微指令执行
16.4  TI 8800
16.4.1  微指令格式
16.4.2  微定序器
16.4.3  寄存器式ALU
16.5  推荐的读物
16.6  关键词、思考题和习题
第五部分  并行组织
第17章  并行处理
17.1  多处理器组织
17.1.1  并行处理器系统的类型
17.1.2  并行组织
17.2  对称多处理器
17.2.1  组织
17.2.2  多处理器操作系统设计考虑
17.2.3  大型机SMP
17.3  cache一致性和MESI协议
17.3.1  软件解决方案
17.3.2  硬件解决方案
17.3.3  MESI协议
17.4  多线程和片上多处理器
17.4.1  隐式和显式多线程
17.4.2  显式多线程的方式
17.4.3  示例系统
17.5  集群
17.5.1  集群配置
17.5.2  操作系统设计问题
17.5.3  集群计算机体系结构
17.5.4  刀片服务器
17.5.5  集群与SMP的对比
17.6  非均匀存储器访问
17.6.1  动机
17.6.2  组织
17.6.3  NUMA的优缺点
17.7  向量计算
17.7.1  向量计算的方法
17.7.2  IBM 3090向量机制
17.8  推荐的读物和Web站点
17.9  关键词、思考题和习题
第18章  多核计算机
18.1  硬件性能问题
18.1.1  增加并行
18.1.2  功耗
18.2  软件性能问题
18.2.1  多核软件
18.2.2  应用实例：Valve游戏软件
18.3  多核组织结构
18.4  Intel x86多核结构
18.4.1  Intel Core Duo
18.4.2  Intel Core i7
18.5  ARM11 MPCore
18.5.1  中断处理
18.5.2  cache一致性
18.6  推荐的读物和Web站点
18.7  关键词、思考题和习题
附录A  计算机组成与体系结构的教学课题
附录B  汇编语言及相关主题
术语表
参考文献